电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
AM26C32CNSRE4  AM26C32ID  AM26C32CNSR  UF1501-B  UF1501-T  UF1502-T  UF150  AM26C32CDR  AM26C32CDBLE  AM26C32CNE4  
ASM5I9774A 2.5V或3.3V , 200兆赫, 12路输出零延迟缓冲器 (2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer)
.型号:   ASM5I9774A
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 2.5V或3.3V , 200兆赫, 12路输出零延迟缓冲器
2.5V or 3.3V, 200-MHz, 12-Output Zero Delay Buffer
文件大小 :   477 K    
页数 : 12 页
Logo:   
品牌   ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
购买 :   
  浏览型号ASM5I9774A的Datasheet PDF文件第2页 浏览型号ASM5I9774A的Datasheet PDF文件第3页 浏览型号ASM5I9774A的Datasheet PDF文件第4页 浏览型号ASM5I9774A的Datasheet PDF文件第5页 浏览型号ASM5I9774A的Datasheet PDF文件第6页 浏览型号ASM5I9774A的Datasheet PDF文件第7页 浏览型号ASM5I9774A的Datasheet PDF文件第8页 浏览型号ASM5I9774A的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
2005年6月
修订版0.3
2.5V或3.3V , 200兆赫, 12路输出零延迟缓冲器
特点
输出频率范围: 8.3MHz至125MHz的
输入频率范围: 4.2MHz到的62.5MHz
2.5V或3.3V操作
拆分2.5V / 3.3V输出
14时钟输出:驱动多达28时钟线
1反馈时钟输出
2 LVCMOS的参考时钟输入
150 ps的最大输出,输出偏斜
PLL旁路模式
“ SpreadTrak ”
输出使能/禁用
引脚MPC9774和CY29774AI兼容。
工业温度范围: -40 ° C至+ 85°C
52pin 1.0毫米TQFP封装
符合RoHS标准
ASM5I9774A
该ASM5I9774A有两个参考时钟输入,
提供了在3银行5,5 ,和4 14输出分配
输出。 A银行和B银行划分压控振荡器的输出由4或
8而C银行除以8或12% SEL (A :C )的设置,
请参阅功能表。这些分频器,允许输出输入
1,4 : 1,3: 1,2: 1,3: 2,4: 3,1: 1和2: 6比3 。每
兼容LVCMOS输出可驱动50Ω串联或
并行
终止
传输
线。
系列
端接传输线,每路输出可驱动一个或
两条曲线给设备的1:28有效的扇出。
该PLL可以确保稳定的考虑到VCO配置
至200兆赫至500兆赫运行。这允许一个宽
范围为从8.3兆赫到125兆赫的输出频率。为
正常操作时,外部反馈输入, FB_IN ,是
连接到所述反馈输出, Fb_out分别。内部
压控振荡器的输入参考时钟设定的倍数运行
由反馈分频器,看频率表。
功能说明
该ASM5I9774A是低电压高性能
125MHz的基于PLL的设计为高零延迟缓冲器
高速时钟分配的应用程序。
当PLL_EN为低时, PLL被旁路和参考
时钟直接提供输出分频器。这个模式是完全
静态和最小输入时钟频率指定
不适用。
框图
VCO_SEL
PLL_EN
TCLK_SEL
TCLK0
TCLK1
FB_IN
拉美经济体系
+2/+4
CLK
停止
+2
PLL
200-
500MHZ
+2/+4
+4
CLK
停止
QA0
QA1
QA2
QA3
QA4
QB0
QB1
QB2
QB3
QB4
SELB
+4/+6
SELC
CLK_STP #
CLK
停止
QC0
QC1
QC2
QC3
Fb_out分别
+4/+6/+8/+12
FB_SEL(1.0)
MR# / OE
半导体联盟
2575 ,奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话: 408.855.4900
传真: 408.855.4999
www.alsc.com
注意:本文档中的信息如有更改,恕不另行通知。
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7