|
|
|
|||||||||||||||||||||||||
![]() AV-51001 2013.05.06 阿里亚V特性总结 3 特征 描述 精度可调 DSP •多达四个信号处理精度等级本机支持: •三个9× 9 ,两个18 ×18 ,或在一个27 ×27乘法器 同样的精度可调DSP模块 •使用两个精度可调DSP的一个36× 36乘法器 块(的Arria V GZ仅设备) • 64位累加器和级联收缩压有限冲击 回复(情报区) •嵌入式内部系数存储器 • Preadder /减法器,以提高效率 内存控制器 (阿里亚V GX , GT , SX , 只有ST ) 嵌入式硬IP 嵌入式 块 收发器的I / O DDR3和DDR2 •自定义的实现: •阿里亚V GX和SX设备 - 高达6.5536 Gbps的 •阿里亚V GT和ST的新器件,高达10.3125 Gbps的 •阿里亚V GZ器件,高达12.5 Gbps的 • PCI Express的 ® (的PCIe ® )的Gen2 (×1 , ×2 ,或4个)和第1代(为x1,x2 , x4或x8的)硬IP与多功能的支持,终端和 根端口 •的PCIe 3代( X1,X2 , X4, X8或)支持(的Arria V GZ只) • Gbps的以太网(GbE)和XAUI物理编码子层(PCS ) •通用公共无线接口( CPRI ), PCS •千兆比特容量无源光网络( GPON ), PCS •万兆以太网(10GbE ), PCS •串行RapidIO ® ( SRIO ), PCS •因特拉肯PCS 时钟网络 •高达650 MHz的全局时钟网络 •全球,象限,和外设的时钟网络 •未使用的时钟网络可以关断,以降低动态功率 锁相环•高分辨率分数锁相环 (锁相环) •精密时钟合成,时钟延迟补偿和零延迟缓冲( ZDB ) •整数模式和分数模式 • LC振荡器ATX发射机的PLL (仅阿里亚V GZ ) 阿里亚V器件概述 反馈 Altera公司。
|
首页 - - 友情链接 |
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM ![]() 粤公网安备 44030402000629号 粤ICP备13051289号-7 |