2–4

第2章： MAX V架构

逻辑阵列模块

显示了MAX V器件的布局规划。

图2-2 。设备的平面图MAX V器件

I / O模块

I / O模块

逻辑阵列

块

逻辑阵列

块

2 GCLK

输入

I / O模块

2 GCLK

输入

UFM座

CFM座

注意

（1）所示的装置是一个5M570Z设备。 5M1270Z和5M2210Z设备也有类似的布局规划更多的实验室。对于5M40Z ， 5M80Z ， 5M160Z ，

和5M240Z器件， CFM与UFM块位于该装置的左侧。

逻辑阵列模块

每个LAB由10个LE ， LE进位链， LAB控制信号，局部互联，

一个查找表（ LUT）的链，和寄存器链连接线。共有26种可能

独一无二的投入到LAB ，另外还有10名当地反馈输入由LE喂线

在同一个LAB的输出。局部互连的莱斯之间传输信号

同样的LAB 。 LUT链连接从一个LE的转移的LUT输出到

MAX V器件手册

2010年12月

Altera公司。