电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
IDT74FST3257  IDT74FST1632861PV  IDT74FST3257SO  IDT74FST1632861PA  IDT74FST1632861PFG  IDT74FST1632861PAG  IDT74FST1632861PF  IDT74FST1632861  IDT74FST3257Q  
5M240ZF64I4N MAX V器件手册 (MAX V Device Handbook)
.型号:   5M240ZF64I4N
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: MAX V器件手册
MAX V Device Handbook
文件大小 :   4016 K    
页数 : 166 页
Logo:   
品牌   ALTERA [ ALTERA CORPORATION ]
购买 :   
  浏览型号5M240ZF64I4N的Datasheet PDF文件第17页 浏览型号5M240ZF64I4N的Datasheet PDF文件第18页 浏览型号5M240ZF64I4N的Datasheet PDF文件第19页 浏览型号5M240ZF64I4N的Datasheet PDF文件第20页 浏览型号5M240ZF64I4N的Datasheet PDF文件第22页 浏览型号5M240ZF64I4N的Datasheet PDF文件第23页 浏览型号5M240ZF64I4N的Datasheet PDF文件第24页 浏览型号5M240ZF64I4N的Datasheet PDF文件第25页  
PDF原版 中文翻译版  
100%
第2章: MAX V架构
逻辑元件
2–9
提高设备的利用率,因为该设备可以使用寄存器和LUT的
不相关的功能。另一个特殊包装模式允许寄存器输出喂
回相同的LE的LUT,使得寄存器中填充其自身的扇出
LUT 。这种模式提供了另一种机制,提高配件。勒还可以
驶出LUT输出的已注册和未注册的版本。
LUT链和寄存器链
除了这三个通用布线输出,一个LAB中的LE有LUT链
和寄存器链输出。 LUT链连接允许同一LAB中的LUT
级联在一起的宽输入功能。寄存器链输出允许寄存器
同一LAB中级联在一起。该寄存器链输出允许劳顾会
使用的LUT用于单个组合功能的寄存器,为一个不相关的移
注册实施。这些资源加快LAB之间的连接,而
节省本地互连资源。有关LUT链的更多信息
寄存器链连接,请参阅
addnsub信号
在LE的动态加法/减法器功能,通过使用一组节省了逻辑资源
个LE同时实现一个加法器和一个减法器。这个功能是由控制
LAB范围的控制信号
addnsub 。
addnsub
信号台劳顾会执行任
A + B或A - B的LUT计算加法;减法是通过将计算出
2的补码的目的减法。劳顾会宽信号转换为二进制
通过反转LAB内所B比特和设置进位为1的补充,这
加一到LSB 。一加法器的LSB /减法器必须放置在第一LE
在实验室,劳顾会全
addnsub
信号自动进位设置为1。
的Quartus II编译器自动放置和使用加法/减法器功能
用加法/减法器参数的函数时。
LE操作模式
在MAX V LE可以在以下几种模式之一:
每种模式使用LE的资源是不同的。在每种模式下,八个可用输入到
LE ,来自LAB局部互连的四个数据输入,
carry-in0
carry-in1
从以前的LE ,劳顾会结转从以前的随身链LAB和
寄存器链连接定向到不同的目的地实施
期望的逻辑功能。 LAB-宽信号提供时钟,异步清零,
异步预置/负载,同步清零,同步加载和时钟使能
控制寄存器。这些实验室范围的信号在所有LE模式下可用。该
addnsub
控制信号被允许在算术模式。
Quartus II软件,以及参数化功能,如图书馆
参数化模块( LPM )功能,自动选择适当的
模式为普通功能,如计数器,加法器,减法器,和算术
功能。
2010年12月
Altera公司。
MAX V器件手册
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7