电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
PSD954F5V-20MIT  PSD954F5V-15JT  PSD954F5V-90U  PSD954F5V-70UI  PSD954F5V-20M  PSD954F5V-70MIT  PSD954F5V-20UIT  PSD954F5V-90M  PSD954F5V-15UT  PSD954F5V-15UIT  
5M240ZF64I4N MAX V器件手册 (MAX V Device Handbook)
.型号:   5M240ZF64I4N
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: MAX V器件手册
MAX V Device Handbook
文件大小 :   4016 K    
页数 : 166 页
Logo:   
品牌   ALTERA [ ALTERA CORPORATION ]
购买 :   
  浏览型号5M240ZF64I4N的Datasheet PDF文件第27页 浏览型号5M240ZF64I4N的Datasheet PDF文件第28页 浏览型号5M240ZF64I4N的Datasheet PDF文件第29页 浏览型号5M240ZF64I4N的Datasheet PDF文件第30页 浏览型号5M240ZF64I4N的Datasheet PDF文件第32页 浏览型号5M240ZF64I4N的Datasheet PDF文件第33页 浏览型号5M240ZF64I4N的Datasheet PDF文件第34页 浏览型号5M240ZF64I4N的Datasheet PDF文件第35页  
PDF原版 中文翻译版  
100%
第2章: MAX V架构
全球信号
2–19
全球信号
每个MAX V器件有四个两用专用时钟引脚( GCLK [3..0] ,二
在左侧针和两个销的右侧),该驱动全局时钟网络
用于计时,如图
这四个引脚也可以用作通用输入输出是否
它们不用于驱动全局时钟网络。
在整个四个全局时钟,在全局时钟网络驱动器线路
装置。全局时钟网络可提供的时钟内的所有资源
设备包括莱斯, LAB局部互连, IOEs和UFM模块。全球
时钟线也可用于全局控制信号,如时钟使能,
同步或异步清零,预置,输出使能或协议控制
如信号
TRDY
IRDY
对于PCI I / O标准。内部逻辑可以驱动
全局时钟网络内部产生全局时钟和控制信号。
显示驱动全局时钟网络的各种来源。
图2-13 。全球时钟发生器
GCLK0
GCLK1
GCLK2
GCLK3
逻辑阵列( 1)
4
4
全局时钟
注意
:
( 1 )任何I / O引脚可以使用多轨互联路由的逻辑阵列产生的全局时钟信号。
全局时钟网络驱动器,以个人LAB列信号, LAB列
[3..0],
跨越从顶部的整个LAB柱的底部
装置。未使用的全局时钟或控制信号在LAB列是在关闭
所示LAB列时钟缓冲器
劳顾列时钟
[3..0]
复到两个LAB时钟信号和一个LAB明确信号。其他控制
信号类型的路线,从全局时钟网络进入LAB局部互连。为
更多信息,请参阅
2010年12月
Altera公司。
MAX V器件手册
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7