电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
A2M1CCQ6VDC1.9  A2M1CSP12VDC1.9D  A2M1CCP12VDC1.6  A2M1CCQ6VDC1.9D  A2M1CCQ12VDC1.9DR  A2M1CCQ6VDC1.6DR  A2M1CCQ12VDC1.6R  A2M1CCQ6VDC1.9R  A2M1CCQ12VDC1.92D  A2M1BSQ6VDC1.9  
DIFFCLK_1P 的Cyclone III器件手册 (Cyclone III Device Handbook)
.型号:   DIFFCLK_1P
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 的Cyclone III器件手册
Cyclone III Device Handbook
文件大小 :   7302 K    
页数 : 274 页
Logo:   
品牌   ALTERA [ ALTERA CORPORATION ]
购买 :   
  浏览型号DIFFCLK_1P的Datasheet PDF文件第64页 浏览型号DIFFCLK_1P的Datasheet PDF文件第65页 浏览型号DIFFCLK_1P的Datasheet PDF文件第66页 浏览型号DIFFCLK_1P的Datasheet PDF文件第67页 浏览型号DIFFCLK_1P的Datasheet PDF文件第69页 浏览型号DIFFCLK_1P的Datasheet PDF文件第70页 浏览型号DIFFCLK_1P的Datasheet PDF文件第71页 浏览型号DIFFCLK_1P的Datasheet PDF文件第72页  
PDF原版 中文翻译版  
100%
5–8
第5章:时钟网络和PLL的Cyclone III器件系列
时钟网络
clkena信号
Cyclone III器件系列支持
CLKENA
在GCLK网络电平信号。
这可以让你门关闭,即使使用PLL时钟。在重新启用
输出时钟, PLL不需要重新同步或重新锁定期间,因为
门电路关闭在时钟网络级的时钟。此外,该锁相环可以保持
锁定的独立的
CLKENA
信号,因为在循环相关的计数器是不
的影响。
说明如何实现
CLKENA
信号。
图5-4 。 clkena实现
CLKENA
CLKIN
D
Q
clkena_out
CLK_OUT
1
CLKENA
电路控制PLL的输出C0至一个输出管脚
用两个寄存器,而不是一个单一寄存器来实现,如图中
示出了用于时钟输出使能波形的例子。该
CLKENA
信号
被采样的时钟(卡尔金)的下降沿。
1
此功能对于那些需要低功率或睡眠模式的应用非常有用。
图5-5 。 clkena实现:输出使能
CLKIN
CLKENA
CLK_OUT
CLKENA
信号还可以禁用时钟输出,如果系统不耐受
在PLL频率同步超调。
的Cyclone III器件手册
第1卷
2012年7月Altera公司
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7