电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
2252305151019  2252322201038  2252336201038  2252332201038  2252322151019  2252302151038  2252326201018  2252325201018  2252345151018  2252305151039  
DIFFCLK_3N 的Cyclone III器件手册 (Cyclone III Device Handbook)
.型号:   DIFFCLK_3N
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 的Cyclone III器件手册
Cyclone III Device Handbook
文件大小 :   7302 K    
页数 : 274 页
Logo:   
品牌   ALTERA [ ALTERA CORPORATION ]
购买 :   
  浏览型号DIFFCLK_3N的Datasheet PDF文件第81页 浏览型号DIFFCLK_3N的Datasheet PDF文件第82页 浏览型号DIFFCLK_3N的Datasheet PDF文件第83页 浏览型号DIFFCLK_3N的Datasheet PDF文件第84页 浏览型号DIFFCLK_3N的Datasheet PDF文件第86页 浏览型号DIFFCLK_3N的Datasheet PDF文件第87页 浏览型号DIFFCLK_3N的Datasheet PDF文件第88页 浏览型号DIFFCLK_3N的Datasheet PDF文件第89页  
PDF原版 中文翻译版  
100%
第5章:时钟网络和PLL的Cyclone III器件系列
级联PLL
5–25
显示了使用GCLK而级联的PLL 。
图5-19 。 PLL级联使用GCLK
从PLL输出
PLL的输入,
CLK[8..11]
4
PLL
3
2
5
1
2
PLL
2
5个时钟
控制块
20 GCLK [ 10..14 ]
GCLK [ 0:19 ]
远程时钟
从两个钟
在相邻的销
设备的边缘
2
1
GCLK[0..4]
CLK[0..3]
5个时钟
控制块
4
从PLL输出
5
2
5个时钟
控制块
4
CLK[4..7]
20
1
GCLK [ 0:19 ]
GCLK[5..9]
GCLK [ 0:19 ] 20
2
5
从PLL输出
GCLK[15..19]
GCLK [ 0:19 ]
20
1
PLL
1
2
2
4
5
2
PLL
4
CLK[12..15]
5个时钟
控制块
从PLL输出
级联锁相环时请考虑以下原则:
设置主PLL以低带宽,以帮助过滤抖动。设置辅助锁相环
高带宽,以便能够从所述主PLL跟踪的抖动。您可以查看
Quartus II软件编译报告文件,以确保PLL带宽
范围不重叠。如果带宽范围重叠,抖动峰值可以发生在
级联PLL方案。
1
你可以得到PLL确定性抖动和静态相位误差的估计
( SPE )通过使用Quartus II软件的TimeQuest时序分析器。
使用SDC命令"derive_clock_uncertainty"直接的TimeQuest到
生成项目目录名为"PLLJ_PLLSPE_INFO.txt"的报告。
然后,使用"set_clock_uncertainty"命令来添加抖动和SPE值
您的时钟约束。
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7