电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
LN1871Y5TRP  7113  70HFL100S10  7108  AU9472R2  EXBN4V472OX  7109  7118  70HFLR20S10  EXBV8V472OV  
EP1810 Altera的经典系列器件提供了一个解决方案,高速,低功率逻辑整合。制造在先进的CMOS技术 (The Altera Classic device family offers a solution to high-speed, lowpower logic integration. Fabricated on advanced CMOS technology)
.型号:   EP1810
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: Altera的经典系列器件提供了一个解决方案,高速,低功率逻辑整合。制造在先进的CMOS技术
The Altera Classic device family offers a solution to high-speed, lowpower logic integration. Fabricated on advanced CMOS technology
文件大小 :   643 K    
页数 : 42 页
Logo:   
品牌   ALTERA [ ALTERA CORPORATION ]
购买 :   
  浏览型号EP1810的Datasheet PDF文件第1页 浏览型号EP1810的Datasheet PDF文件第2页 浏览型号EP1810的Datasheet PDF文件第3页 浏览型号EP1810的Datasheet PDF文件第5页 浏览型号EP1810的Datasheet PDF文件第6页 浏览型号EP1810的Datasheet PDF文件第7页 浏览型号EP1810的Datasheet PDF文件第8页 浏览型号EP1810的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
经典EPLD系列数据手册
可编程-AND阵列的8个乘积项喂8输入
OR
门,然后送入一个输入到一个
XOR
门。另一个输入到
XOR
栅极被连接到一个可编程位,允许在阵列输出
反转。 Altera公司的MAX + PLUS II软件使用
XOR
大门
要么实现高电平有效或低电平有效逻辑,或德摩根的
反转以减少实施所需的乘积项数
功能。
可编程寄存器
为了实现注册功能,每个宏单元的寄存器可以
独立编程为D,T , JK或SR运行。如果需要的话,该
寄存器可以被绕过的组合操作。在设计
编译时, MAX + PLUS II软件选择最有效的寄存器
操作为每个注册的功能,以减少逻辑资源
所需的设计。寄存器有一个单独的异步清零
函数,它是由一个专用的乘积项进行控制。这些寄存器
是在上电期间自动清零。
此外,宏小区的寄存器可以单独由任一时钟
全局时钟或任何输入或反馈路径
数组。 Altera的
专有的可编程I / O架构,允许设计者
对于组合或注册程序的输出和反馈路径
运行在这两个高电平有效和低电平有效模式。这些特点使
它可以同时实现各种逻辑功能。
输出使能/时钟选择
图2
示出了两种操作模式(模式0和1)被提供
输出使能/时钟( OE / CLK )选择。该
OE / CLK
选择,这是
由一个单一的可编程位来控制,可以单独配置
每个宏单元。在模式0中,三态输出缓冲器由控制
单一产品的术语。如果输出使能为高时,输出缓冲器是
启用。如果输出使能为低时,输出具有高阻抗
值。在模式0中,宏蜂窝触发器的时钟由它的全局时钟输入
信号。
在模式1 ,输出使能缓冲区始终处于启用状态,和宏蜂窝
寄存器可以由一个产物生成的阵列时钟信号来触发
任期。该模式允许寄存器分别被任何时钟信号
数组。既在真实和互补信号
阵,
该寄存器可配置为上升沿或下降沿触发。这
产品长期控制的时钟配置还支持时钟门控
结构。
748
Altera公司。
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7