|
|
|
|||||||||||||||||||||||||
![]() 1.阿里亚GX器件系列简介 AGX51001-2.0 介绍 阿里亚 ® GX系列器件结合了3.125 Gbps的可靠的串行收发器 封装技术和经过验证的逻辑阵列。阿里亚GX器件包括4至12 高速收发器通道,每个通道包含时钟数据恢复( CDR ) 技术和嵌入式SERDES电路设计,支持PCI- Express的, 千兆以太网卡, SDI ,的SerialLite II , XAUI和串行RapidIO协议,以及 的能力,利用其基本模式为开发具有自主知识产权,基于串口的IP 。该 收发器建立了Stratix成功后, ® II GX系列。阿里亚GX FPGA 技术提供了一个1.2 - V逻辑阵列的性能合适的水平, 可靠性需要支持这些主流协议。 特点 阿里亚GX器件的主要特性包括: ■ 收发器模块的功能 ■ ■ 高速串行收发器通道, CDR支持高达3.125Gbps 。 可提供4,8或12个高速全双工串行收发器设备 频道 支持以下CDR-基于总线标准, PCI Express,千兆 以太网,SDI的SerialLite II ,XAUI和串行RapidIO ,随着能力 利用其基本模式开发具有自主知识产权,基于串口的IP 单个发射器和接收器通道关断能力 非操作期间降低了功耗 1.2V和1.5V -V虚拟电流模式逻辑( PCML )上的发射器支持 输出缓冲器 对于信号(仅适用于PCI Express的[ PIPE ]丢失接收器指示灯 模式) 为热插拔或热插拔和上电顺序热插拔功能 支撑,而无需使用外部器件的 专用电路,符合PIPE , XAUI ,千兆以太网,串行 数字接口( SDI )和串行RapidIO 8B / 10B编码器/解码器执行8位到10位的编码位和10位至8位 解码 相位补偿FIFO缓冲区执行之间的时钟域转换 该收发器模块和逻辑阵列 通道对齐符合XAUI ■ ■ ■ ■ ■ ■ ■ ■ ■ © 2009年12月 Altera公司。 阿里亚GX器件手册,卷1
|
首页 - - 友情链接 |
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM ![]() 粤公网安备 44030402000629号 粤ICP备13051289号-7 |