第3章：配置和测试

的SignalTap II嵌入式逻辑分析仪

3–3

阿里亚GX器件指令寄存器长度为10位，

USERCODE

注册

长度为32位。

和

示出了边界扫描寄存器的长度和

设备

IDCODE

信息的Arria GX器件。

表3-2 。

阿里亚GX边界扫描寄存器长度

设备

EP1AGX20

EP1AGX35

EP1AGX50

EP1AGX60

EP1AGX90

表3-3 。

2位的Arria GX器件IDCODE

IDCODE （32位）

设备

版本（4位）

EP1AGX20

EP1AGX35

EP1AGX50

EP1AGX60

EP1AGX90

0000

0000

0000

0000

0000

部件号（16位）

0010 0001 0010 0001

0010 0001 0010 0001

0010 0001 0010 0010

0010 0001 0010 0010

0010 0001 0010 0011

制造商身份

（ 11位）

000 0110 1110

000 0110 1110

000 0110 1110

000 0110 1110

000 0110 1110

LSB （ 1位）

1

1

1

1

1

边界扫描寄存器长度

1320

1320

1668

1668

2016

的SignalTap II嵌入式逻辑分析仪

阿里亚GX器件具有使用SignalTap II嵌入式逻辑分析仪，能够监控

设计工作在一段时间内通过的IEEE标准。 1149.1 （JTAG）电路。

可以在速度分析内部逻辑不使内部信号提供给I / O的

销。此功能为高级套餐，如FINELINE尤为重要

BGA（ FBGA ）封装的，因为它可能难以过程中添加到引脚的连接

董事会后，调试过程中的设计和制造。

CON组fi guration

的逻辑，电路，和在所述的Arria GX的体系结构互连配置有

CMOS SRAM单元。 Altera公司

®

FPGA是可重新配置，每一个设备进行测试

具有高覆盖率的生产测试程序，所以你不必进行故障

测试，可以转而专注于模拟和设计验证。

阿里亚GX器件配置，在系统启动存储在Altera数据

配置设备或通过外部控制器提供的（例如，最大

®

II

设备或微处理器） 。您可以使用快速被动配置的Arria GX器件

并行（ FPP ） ，主动串行（ AS ） ，被动串行（ PS ） ，被动并行异步

（ PPA ）和JTAG配置方案。每个阿里亚GX器件的优化

的接口，允许微处理器到其串联或并联配置，并

同步或异步。该接口还允许微处理器来治疗

阿里亚GX器件作为存储和写入虚拟内存配置它们

地理位置，使得重新配置简单。

© 2009年12月

Altera公司。

阿里亚GX器件手册，卷1