 |
电子元器件数据表 IC PDF查询 |
|
||||||||
| RVW45D1100 RVW42D1100 RVW41D1100 RVW RVW43D1100 RVW4GD1100 RVW42D1121 RVWG42D1100 RVWG41D1100 | ||||||||||
|
||||||||||||||||||
|
|||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||
 4–100 第4章： DC和开关特性 高速I / O规格 表4-112 。 最大DCD的DDIO在时钟路径上的输出行I / O引脚的PLL 阿里亚GX器件（ PLL输出 饲养DDIO ） -6速度等级 SSTL - 18 I级 1.8 -V HSTL I类 1.5 -V HSTL I类 LVDS 最大DCD （ PS）的行DDIO输出I / O标准 单位 ps ps ps ps 65 70 70 180 表4-113 。 最大DCD的DDIO输出上的列I / O引脚PLL的时钟路径 最大DCD （ PS）为列 DDIO输出I / O标准 3.3 -V LVTTL 3.3 -V LVCMOS 2.5V 1.8V 1.5 -V LVCMOS SSTL - 2 I类 SSTL - 2级II SSTL - 18 I级 SSTL - 18 II类 1.8 -V HSTL I类 1.8 -V HSTL II类 1.5 -V HSTL I类 1.5 -V HSTL II类 1.2 -V HSTL LVPECL 阿里亚GX器件（ PLL输出 饲养DDIO ） -6速度等级 160 110 95 100 155 75 70 65 80 70 70 70 100 155 180 ps ps ps ps ps ps ps ps ps ps ps ps ps ps ps 单位 高速I / O规格 列出的高速时序规范的定义。 表4-114 。 高速时序规范和定义（第2第1部分） 高速时序规范 t C f ħ S·C L·K J W t R I性S E t F A L L 释义 高速接收器/发送器的输入和输出时钟的周期。 高速接收器/发送器的输入和输出时钟频率。 反序列化因子（宽度并行数据总线）。 PLL倍频因子。 低到高的传输时间。 高到低的传输时间。 阿里亚GX器件手册，卷1 © 2009年12月 Altera公司。
|
|||||||||||||||||||||||||
| 首页 - - 友情链接 |
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM  粤公网安备 44030402000629号 粤ICP备13051289号-7 |
