电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
7960S32MTA  7960T12CTA  7960T13MTA  7960S33CTA  7960S24DTA  7960S33KTA  7960S82MTA  7960S62CTA  7960S93DTA  7960S91DTA  
AT17F16 FPGA配置闪存 (FPGA Configuration Flash Memory)
.型号:   AT17F16
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: FPGA配置闪存
FPGA Configuration Flash Memory
文件大小 :   210 K    
页数 : 18 页
Logo:   
品牌   ATMEL [ ATMEL CORPORATION ]
购买 :   
  浏览型号AT17F16的Datasheet PDF文件第3页 浏览型号AT17F16的Datasheet PDF文件第4页 浏览型号AT17F16的Datasheet PDF文件第5页 浏览型号AT17F16的Datasheet PDF文件第6页 浏览型号AT17F16的Datasheet PDF文件第8页 浏览型号AT17F16的Datasheet PDF文件第9页 浏览型号AT17F16的Datasheet PDF文件第10页 浏览型号AT17F16的Datasheet PDF文件第11页  
PDF原版 中文翻译版  
100%
AT17F16
FPGA串行大师
模式概述
任何基于SRAM的FPGA的I / O和逻辑功能由组态成立
化程序。程序被加载或者上电时自动地,或者在
命令,取决于FPGA的模式引脚的状态。在主控模式下, FPGA
自动加载来自外部存储器的配置方案。该AT17F
串行配置PROM已被设计为与主串兼容性
模式。
本文介绍了Atmel的AT40K , AT40KAL和AT94KAL应用,
以及赛灵思的应用程序。
控制
CON组fi guration
FPGA器件和AT17F串行配置PROM之间连接的大多数
简单而言自明的。
在AT17F系列配置的数据输出驱动FPGA器件的DIN 。
主FPGA CCLK输出驱动AT17F系列的CLK输入
配置器。
任何AT17F系列配置的CEO输出驱动器旁边的CE输入
配置在配置设备的级联链。
SER_EN必须连接到V
CC
还是允许通过内部浮到逻辑高
上拉电阻(除了ISP期间)。
就绪引脚可作为该设备的重置的集电极开路指示器
状态;它是驱动为低电平,而该设备在上电复位周期和发布
(三态)时,循环结束。
PAGE_EN必须保持为低电平,如果下载页面不希望。该PAGESEL [1:0 ]
输入必须打结高或低。如果分页需要, PAGE_EN必须是高
和PAGESEL引脚必须设置为高或低,使得所需的页面
选择,见表2第6页。
串行级联
CON组fi guration
器件
对于配置为菊花链多个FPGA ,或用于需要较大的配置的FPGA
定量的回忆,级联配置器提供了额外的内存。
后从所述第一设备配置的最后一个比特被读出,该时钟信号给配置
声称其CEO输出低,并禁止其数据线驱动器。第二个配置器
认识到它的CE输入低电平,并启用其数据输出。
配置完成后,所有的级联配置器的地址计数器
如果每个配置的RESET / OE是驱动为有效(低)水平复位。
如果地址计数器不被完成时复位,则复位/ OE输入
可将其置于无效(高)级。
编程模式
在编程模式中,通过使SER_EN低输入。在这种模式下,芯片可以
可通过2线串行总线编程。编程完成在V
CC
只供应。
在芯片内部产生编程超电压。该AT17F部件
读/写操作在3.3V标称。是指可在AT17F编程规范
爱特梅尔网站( www.atmel.com )以获取更多的编程细节。 AT17F设备
由爱特梅尔ATDH2200E编程系统以及许多第三方支持
程序员。
该AT17F系列配置器进入低功耗待机模式时SER_EN
是高和CE为高电平。在这种模式下, AT17F配置器消耗较少的
超过5毫安的电流电压为3.6V 。输出保持在高阻抗状态,而不管
的OE输入的状态。
7
待机模式
3392A–CNFG–10/03
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7