MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
SRAM
奥斯汀半导体公司
128K ×8 SRAM
与双芯片使能
作为军事
特定网络阳离子
• SMD 5962-89598
•MIL-STD-883
NC
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
DQ3
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
MT5C1008
引脚分配
( TOP VIEW )
32引脚DIP (C , CW )
32引脚CSOJ ( SOJ )
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A15
CE2
WE \\
A13
A8
A9
A11
OE \\
A10
CE \\
DQ8
DQ7
DQ6
DQ5
DQ4
NC
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
DQ3
V
SS
32引脚LCC ( EC)
32引脚SOJ ( DCJ )
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A15
CE2
WE \\
A13
A8
A9
A11
OE \\
A10
CE \\
DQ8
DQ7
DQ6
DQ5
DQ4
特点
高速: 12,15, 20,25, 35 ,45, 55和70纳秒
备用电池: 2V的数据保留
低功耗待机
高性能,低功耗的CMOS工艺
+ 5V单电源( + 10 % )电源
易内存扩展与CE1 \\ , CE2和OE \\
选项。
•所有输入和输出为TTL兼容
32引脚LCC ( ECA )
4 3 2 1 32 31 30
NC
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
DQ2
DQ3
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A15
CE2
WE \\
A13
A8
A9
A11
OE \\
A10
CE \\
DQ8
DQ7
DQ6
DQ5
DQ4
选项
•时机
为12ns存取
15ns的访问
20ns的访问
25ns的访问
为35ns存取
为45nS接入
55ns存取
为70ns存取
•包( S) •
陶瓷DIP ( 400密耳)
陶瓷DIP ( 600密耳)
陶瓷LCC
陶瓷LCC
陶瓷扁平
陶瓷SOJ
陶瓷SOJ
• 2V数据保存/低功耗
记号
-12 (与工厂联系)
-15
-20
-25
-35
-45
-55*
-70*
A7
A6
A5
A4
A3
A2
A1
A0
DQ1
5
6
7
8
9
10
11
12
13
A12
A14
A10
6
NC
V
CC
A15
CE2
32引脚扁平封装(F )
29
28
27
26
25
24
23
22
21
WE
\
A13
A8
A9
A11
OE
\
A10
CE1
\
DQ8
14 15 16 17 18 19 20
DQ2
DQ3
V
SS
DQ4
DQ5
DQ6
DQ7
概述
该MT5C1008 SRAM采用高速,低功耗
的CMOS设计,使用一个四晶体管存储器单元,并且是
采用双层金属双层多晶硅制造
技术。
对于设计的灵活性在高速存储器
应用,该器件提供了双芯片使( CE1 \\ , CE2 )
和输出使能(OE \\)。这些控制引脚可以将
在高阻抗输出,在系统设计中更多的灵活性。
所有器件均采用+ 5V单电源供电,所有工作
输入和输出完全TTL兼容。
写入这些设备被实现时的写
使能(WE \\ )和CE1 \\输入都是低电平和CE2为高电平。
当我们\\和CE2保持高读数完成和
CE1 \\和OE \\变为低电平。该器件提供了降低功耗
禁用时,允许系统设计,待机模式
实现低待机功耗要求。
在“L”版本提供了2V数据保存方式,重新
ducing消耗电流至1mA最大。
C
CW
EC
ECA
F
DCJ
SOJ
L
111号
第112号
207号
208号
303号
501号
507号
*相同的那些规定的为45nS的电气特性
接入设备。
欲了解更多产品信息
请访问我们的网站:
www.austinsemiconductor.com
MT5C1008
修订版6.5 7/02
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
1
SRAM
奥斯汀半导体公司
功能框图
V
CC
GND
MT5C1008
A
A
A
A
A
A
A
A
A
行解码器
DQ8
I / O控制
1,048,576-BIT
存储阵列
DQ1
( LSB )
CE1\
CE2
列解码器
( LSB )
OE \\
WE \\
动力
A A A A A A A A
注意:
两个最低显著行地址位(A8和A6 )使用格雷码编码。
真值表
模式
待机
待机
OE \\
X
X
L
H
X
CE1\
H
X
L
L
L
CE2
X
L
H
H
H
WE \\
X
X
H
H
L
DQ
高-Z
高-Z
Q
高-Z
D
动力
待机
待机
活跃
活跃
活跃
MT5C1008
修订版6.5 7/02
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
2
SRAM
奥斯汀半导体公司
绝对最大额定值*
电源电压范围( VCC) ...............................- 。 5V至+ 6.0V
储存温度....................................- 65 ° C至+ 150°C
短路输出电流(每个I / O) ... ....................... 20毫安
任一引脚电压相对于Vss ................- 。 5V至Vcc + 1 V
最高结温** ....................................... + 150°C
功耗................................................ ..................... 1 W
MT5C1008
*强调在或高于下"Absolute马克西列出
妈妈Ratings"可能导致器件的永久性损坏。
这是一个额定值只和功能操作
器件在这些或以上的任何其他条件表示
本说明书中的操作部分将得不到保证。
暴露在绝对最大额定值条件下工作
时间会影响其可靠性。请参阅本17页
数据表中查找有关此主题的技术说明。
**结温取决于封装类型,循环
时间,装载,环境温度和空气流和湿度。
电气特性和建议的直流工作条件
(-55
o
Ç <牛逼
C
& LT ; 125
o
Ç & -45
o
C至+ 85
o
℃; V
CC
= 5.0V +10%)
描述
条件
符号
V
IH
V
IL
2.2
-0.5
-10
-10
2.4
最大
V
CC
+0.5
0.8
10
10
单位
V
V
µA
µA
V
笔记
1
1, 2
输入高电平(逻辑1 )电压
输入低电平(逻辑0 )电压
输入漏电流
输出漏电流
输出高电压
输出低电压
0V<V
IN
& LT ; V
CC
输出(S )禁用
0V<V
OUT
& LT ; V
CC
I
OH
=-4.0mA
I
OL
=8.0mA
IL
I
IL
O
V
OH
V
OL
1
1
0.4
最大
-20
-25
150
140
V
参数
条件
符号
-12
250
-15
180
-35
135
-45
125
单位备注
mA
3
电源
当前位置:工作
CE \\ < V
IL
; OE \\我们\\ ,并CE2>V
IH
I
CCSP
V
CC
= MAX中,f = MAX = 1 /吨
RC
(分钟)
输出开路
只有* L版本
I
CCLP *
CE \\ = V
IH ,
CE2=V
IL
;在其他投入
& LT ; V
IL
, >V
IH
, V
CC
=最大
F = 0赫兹
CE \\ > V
CC
-0.2V; V
CC
=最大
V
IL
& LT ; V
SS
-0.2V
V
IH
& GT ; V
CC
-0.2V ; F = 0赫兹
I
SBT
250
180
140
130
125
115
mA
电源
电流:待机
25
25
25
25
25
25
mA
I
SBC
10
10
10
10
10
10
mA
电容
描述
输入电容( A0 - A16 )
输出电容
输入电容( CE \\我们\\ OE \\ )
MT5C1008
修订版6.5 7/02
条件
T
A
= 25°C , F = 1MHz的
V
CC
= 5V
o
符号
C
I
C
O
C
I
最大
12
14
20
单位
pF
pF
pF
笔记
4
4
4
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
3
SRAM
奥斯汀半导体公司
MT5C1008
电气特性和推荐AC工作条件
(注5 ) ( -55
o
Ç <牛逼
C
& LT ; 125
o
Ç & -40
o
C至+ 85
o
℃; V
CC
= 5.0V +10%)
描述
读周期
读周期时间
地址访问时间
芯片使能存取时间
从地址变更输出保持
芯片使能在低Z输出
芯片禁用输出高阻
输出启用访问时间
输出使能,以在低Z输出
输出禁用输出高阻
写周期
写周期时间
芯片使能写操作的结束
地址有效到写结束
地址建立时间
从写结束地址保持
把脉冲宽度
数据建立时间
数据保持时间
写禁止输出在低Z
写使能在高阻输出
-12
-15
-20
-25
-35
-45
符号最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值单位备注
t
RC
t
AA
t
ACE
t
OH
t
LZCE
t
HZCE
t
AOE
t
LZOE
t
HZOE
t
WC
t
CW
t
AW
t
AS
t
AH
t
WP
t
DS
t
DH
t
LZWE
t
HZWE
12
12
12
3
3
7
7
0
7
12
11
11
0
0
11
8
0
5
7
15
12
12
0
0
12
8
0
5
7
0
7
20
15
15
0
0
15
10
0
5
9
3
3
7
7
0
8
25
20
20
0
0
20
15
0
5
10
15
15
15
3
3
8
7
0
10
35
25
25
0
0
25
20
0
5
15
20
20
20
3
3
10
10
0
15
45
35
35
0
5
35
20
0
5
20
25
25
25
3
3
15
15
0
20
35
35
35
3
3
20
20
45
45
45
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
4, 6, 7
4, 6, 7
4, 6, 7
4, 6, 7
4, 6, 7
4, 6, 7
MT5C1008
修订版6.5 7/02
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
4
SRAM
奥斯汀半导体公司
+5V
AC测试条件
输入脉冲电平................................... VSS至3.0V
输入上升和下降时间为5ns .......................................
输入时序参考电平1.5V .............................
输出参考电平1.5V .....................................
输出负载..............................参见图1和图2
MT5C1008
+5V
480
480
Q
255
5 pF的
Q
255
30
图。 1输出负载
当量
图。 2输出负载
当量
笔记
1.
2.
3.
参考V所有电压
SS
(GND)。
-2V脉冲宽度为20ns <
I
CC
依赖于输出负载和循环率。
指定的值适用于与输出
卸,并且f =
1
赫兹。
t
RC ( MIN )
此参数是保证,但未经测试。
试验条件与输出负载指定
如示于图1 ,除非另有说明。
t
LZCE ,
t
LZWE ,
t
LZOE ,
t
HZCE ,
t
HZOE和
t
HZWE
用CL = 5pF的被指定为与图。 2.过渡
测量± 200mV的自稳态电压典型,
允许实际测试器的RC时间常数。
7.
8.
9.
10.
11.
12.
13.
4.
5.
6.
在任何给定的温度和电压条件下,
t
HZCE小于
t
LZCE和
t
HZWE小于
t
LZWE和
t
HZOE小于
t
LZOE 。
WE \\为高读周期。
设备被连续地选择。芯片使能和
输出使他们的活动状态被保持。
地址有效之前或重合,最新
发生芯片使能。
t
RC =读周期时间。
CE2的定时是一样的CE1 \\定时。该
波形反相。
芯片使能( CE1 \\ , CE2 )和写使能(WE \\)可
启动和终止一个写周期。
数据保留电气特性(仅L型)
描述
V
CC
为保留数据
CE \\ > (V
CC
- 0.2V)
数据保持电流
芯片取消到数据
保留时间
手术恢复时间
V
IN
> (V
CC
- 0.2V)
或< 0.2V , F = 0
V
CC
= 2V
I
CCDR
1.0
mA
条件
符号
V
DR
2
最大
---
单位备注
V
t
CDR
t
R
0
t
RC
---
ns
ns
4
4, 11
VCC低于数据保存波形
V
CC
t
数据保持方式
4.5V
CDR
V
DR
V
DR
& GT ; 2V
4.5V
t
R
& LT ; V
SS
+ 0.2V
MT5C1008
修订版6.5 7/02
奥斯汀半导体公司保留更改产品或规格,恕不另行通知。
5
432
4321
4321
1
4321
CE2
V
IH
V
IL
321
21
321
321
3
CE1\
V
IH
V
IL
487
337
4226
331154321
87
4226
331154321
876
421154321
321154321
326
82
87
432
3216
432154321
321154321
87
421154321
321154321
876
4326
3326
87
987654321
4321
321
321
321
987654321
4321
4321
321
987654321
987654321
4321
987654321
321
4321
321
321
987654321
4321
4321
321
987654321
4321
987654321
不在乎
未定义
相关元器件产品Datasheet PDF文档

MT5C1008SOJ-20/883C

128K x 8 SRAM WITH DUAL CHIP ENABLE AVAILABLE AS MILITARY SPECIFICATIONS
38 AUSTIN

MT5C1008SOJ-20/883C

128K x 8 SRAM WITH DUAL CHIP ENABLE AVAILABLE AS MILITARY SPECIFICATIONS
7 ASI

MT5C1008SOJ-20/883C

128K x 8 SRAM WITH DUAL CHIP ENABLE AVAILABLE AS MILITARY SPECIFICATIONS
9 ASI

MT5C1008SOJ-20/IT

Standard SRAM, 128KX8, 20ns, CMOS, CDSO32, CERAMIC, SOJ-32
0 MICROSS

MT5C1008SOJ-20/XT

Standard SRAM, 128KX8, 20ns, CMOS, CDSO32, CERAMIC, SOJ-32
0 MICROSS

MT5C1008SOJ-20E/XT

Standard SRAM, 128KX8, 20ns, CMOS, CDSO32, CERAMIC, SOJ-32
0 MICROSS