SRAM

奥斯汀半导体公司

+5V

AC测试条件

输入脉冲电平................................... VSS至3.0V

输入上升和下降时间为5ns .......................................

输入时序参考电平1.5V .............................

输出参考电平1.5V .....................................

输出负载..............................参见图1和图2

MT5C1009

+5V

480

480

Q

255

5 pF的

Q

255

30

图。 1输出负载

当量

图。 2输出负载

当量

笔记

1.

2.

3.

参考V所有电压

SS

（GND）。

-2V脉冲宽度为20ns <

I

CC

依赖于输出负载和循环率。

指定的值适用于与输出

卸，并且f =

1

赫兹。

t

RC （ MIN ）

此参数是保证，但未经测试。

试验条件与输出负载指定

如示于图1 ，除非另有说明。

t

LZCE ，

t

LZWE ，

t

LZOE ，

t

HZCE ，

t

HZOE和

t

HZWE

用CL = 5pF的被指定为与图。 2.过渡

测量± 200mV的自稳态电压典型，

允许实际测试器的RC时间常数。

7.

4.

5.

6.

在任何给定的温度和电压条件下，

t

HZCE小于

t

LZCE和

t

HZWE小于

t

LZWE和

t

HZOE小于

t

LZOE 。

8.我们\\是高读周期。

9.设备不断选择。芯片使能和

输出使他们的活动状态被保持。

10.地址有效之前或重合，最新

发生芯片使能。

11.

t

RC =读周期时间。

数据保留电气特性（仅L型）

描述

V

CC

为保留数据

数据保持电流

芯片取消到数据

保留时间

手术恢复时间

*低功耗， -20设备只

条件

CE \\ > （V

CC

- 0.2V)

V

IN

> （V

CC

- 0.2V)

或< 0.2V

V

CC

= 2V

符号

V

DR

I

CCDR1

*

I

CCDR2

t

CDR

t

R

民

2

最大

---

0.75

1.0

单位备注

V

mA

mA

ns

ns

4

4, 11

0

t

RC

---

VCC低于数据保存波形

V

CC

t

CDR

数据保持方式

4.5V

V

DR

＆ GT ; 2V

4.5V

t

R

V

DR

CE1\

MT5C1009

修订版5.5 8月1日

奥斯汀半导体公司保留更改产品或规格，恕不另行通知。

5

4321

4321

4321

4321

V

IH

V

IL

321

21

321

321

3

321

87

4326

321654321

87

421154321

332154321

326

87

421154321

321154321

87

4876

3326

987654321

4321

321

321

987654321

321

987654321

4321

4321

987654321

987654321

321

不在乎

未定义