电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
3KP23  3KP22CA  TS821AILT  3KP24A  3KP24A  3KP24A  TS822  TS821_07  3KP26  3KP24  
ADS1217IPFBT 8通道,24位模拟数字转换器 (8-Channel, 24-Bit ANALOG-TO-DIGITAL CONVERTER)
.型号:   ADS1217IPFBT
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 8通道,24位模拟数字转换器
8-Channel, 24-Bit ANALOG-TO-DIGITAL CONVERTER
文件大小 :   454 K    
页数 : 28 页
Logo:   
品牌   BB [ BURR-BROWN CORPORATION ]
购买 :   
  浏览型号ADS1217IPFBT的Datasheet PDF文件第3页 浏览型号ADS1217IPFBT的Datasheet PDF文件第4页 浏览型号ADS1217IPFBT的Datasheet PDF文件第5页 浏览型号ADS1217IPFBT的Datasheet PDF文件第6页 浏览型号ADS1217IPFBT的Datasheet PDF文件第8页 浏览型号ADS1217IPFBT的Datasheet PDF文件第9页 浏览型号ADS1217IPFBT的Datasheet PDF文件第10页 浏览型号ADS1217IPFBT的Datasheet PDF文件第11页  
PDF原版 中文翻译版  
100%
时序图
CS
t
3
SCLK
(POL = 0)
SCLK
(POL = 1)
t
4
D
IN
最高位
t
5
最低位
t
7
最高位
(1)
t
8
最低位
(1)
t
9
t
6
t
2
t
11
t
1
t
2
t
10
(命令或命令和数据)
D
OUT
注: ( 1 )位阶= 0 。
SCLK复位波形
t
13
SCLK
t
12
t
14
t
15
t
13
ADS1217
在复位
下降沿
t
16
t
17
DRDY
RESET , DSYNC , PDWN
时序特性
规格
t
1
t
2
t
3
t
4
t
5
t
6
描述
SCLK周期
SCLK的脉冲宽度,高和低
CS低到第一SCLK边缘;建立时间
(1)
D
IN
有效到SCLK边沿;建立时间
有效D
IN
到SCLK边缘;保持时间
最后一个SCLK上升沿程序D之间的延迟
IN
和第一SCLK
边缘程序D
OUT
:
RDATA , RDATAC , RREG , WREG , RRAM , WRAM
CSREG , CSRAMX , CSRAM
CSARAM , CSARAMX
SCLK边沿到有效的新的D
OUT
SCLK边缘到D
OUT
,保持时间
最后SCLK边缘到D
OUT
三州
注:D
OUT
进入三态时立即CS变为高电平。
CS后的最终边缘SCLK低电平时间
一个操作码,直到第一个边沿SCLK最后一个SCLK上升沿
:下一个命令
RREG , WREG , RRAM , WRAM , CSRAMX , CSARAMX ,
CSRAM , CSARAM , CSREG , DSYNC ,睡眠, RDATA ,
RDATAC , STOPC
CREG , CRAM
crega
SELFGCAL , SELFOCAL , SYSOCAL , SYSGCAL
selfcal
RESET (输入引脚,命令,或者SCLK模式)
4
3
200
0
50
50
最大
单位
t
OSC
DRDY周期
ns
ns
ns
ns
50
200
1100
50
0
6
0
10
t
7(2)
t
8(2)
t
9
t
10
t
11
t
OSC
t
OSC
t
OSC
ns
ns
t
OSC
ns
t
OSC
4
220
1600
7
14
16
300
5
550
1050
4
4
t
OSC
t
OSC
t
OSC
DRDY周期
DRDY周期
t
OSC
t
OSC
t
OSC
t
OSC
t
OSC
t
OSC
t
OSC
t
12
t
13
t
14
t
15
t
16
t
17
500
750
1250
脉冲宽度
数据无效
注: ( 1 ) CS可以绑定到低电平。 ( 2 )负载= 20pF的。
ADS1217
SBAS260B
www.ti.com
7
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7