MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
CY7C1354C , CY7C1356C
9兆位( 256千×五百十二分之三十六K&times 18 )
流水线SRAM与NOBL ™架构
9兆位( 256千×五百十二分之三十六K&times 18 )流水线SRAM与NOBL ™架构
特点
功能说明
该CY7C1354C和CY7C1356C
[1]
是3.3 V , 256千×36和
512K ×18同步流水线突发SRAM的有没有公交车
延迟™ ( NoBL逻辑,分别,它们被设计成
与支持真正的无限背到背读/写操作
无等待状态。该CY7C1354C和CY7C1356C是
配备有需要启用高级( NOBL )逻辑
正在传输的数据连续读/写操作
在每个时钟周期。该功能极大地提高了
吞吐量数据在需要频繁写入的系统/读
转场。该CY7C1354C和CY7C1356C引脚
兼容和功能等效ZBT设备。
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。该
时钟输入的时钟使能( CEN )的信号,其中合格
当去断言暂停操作并延长了
先前时钟周期。
写操作是通过字节写选择控制
( BW
a
-BW
d
对于CY7C1354C和BW
a
-BW
b
对于CY7C1356C )
和一个写使能(WE )输入端。所有的写操作都与实施
片上同步自定时写电路。
三个同步芯片启用( CE
1
,CE
2
,CE
3
)和一个
异步输出使能( OE )为方便银行
选择和输出三态控制。为了防止总线冲突,
输出驱动器中的数据过程中同步三态
一个写序列部分。
管脚兼容和功能上等同于ZBT
支持零等待状态250 MHz的总线操作
可用速度等级是250 , 200 ,和166 MHz的
在内部自定时输出缓冲器控制,以消除
需要使用异步OE
完全注册(输入和输出)的流水线
手术
字节写能力
采用3.3 V单电源(V
DD
)
3.3 V或2.5 V的I / O电源(V
DDQ
)
快时钟到输出时间
2.8纳秒( 250 MHz器件)
时钟使能( CEN )引脚停业
同步自定时写
可提供无铅100引脚TQFP封装,无铅,和
非无铅119球BGA封装, 165球FBGA
IEEE 1149.1 JTAG兼容的边界扫描
连拍能力 - 线性或交错突发订单
“ ZZ ”睡眠模式选项和停止时钟选项
逻辑框图 - CY7C1354C ( 256千× 36 )
A0, A1, A
模式
CLK
CEN
地址
寄存器0
A1
A1'
D1
Q1
A0
A0'
BURST
D0
Q0
逻辑
ADV / LD
C
写地址
注册1
写地址
注册2
C
ADV / LD
BW
a
BW
b
BW
c
BW
d
WE
写入注册表
与数据一致性
控制逻辑
DRIVERS
内存
ARRAY
S
E
N
S
E
A
M
P
S
O
U
T
P
U
T
R
E
G
I
S
T
E
R
S
D
A
T
A
S
T
E
E
R
I
N
G
O
U
T
P
U
T
B
U
F
F
E
R
S
E
DQ S
DQ P
a
DQ P
b
DQ P
c
DQ P
d
E
输入
注册1
E
输入
寄存器0
E
OE
CE1
CE2
CE3
ZZ
读逻辑
睡觉
控制
1.对于最佳实践的建议,请参考赛普拉斯应用笔记
系统设计指南
on
www.cypress.com 。
赛普拉斯半导体公司
文件编号: 38-05538牧师* K
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年3月2日
[+ ]反馈
CY7C1354C , CY7C1356C
逻辑框图 - CY7C1356C ( 512K的× 18 )
A0, A1, A
模式
CLK
CEN
地址
寄存器0
A1
A1'
D1
Q1
A0
A0'
BURST
D0
Q0
逻辑
ADV / LD
C
写地址
注册1
写地址
注册2
C
ADV / LD
BW
a
BW
b
WE
写入注册表
与数据一致性
控制逻辑
DRIVERS
内存
ARRAY
S
E
N
S
E
A
M
P
S
O
U
T
P
U
T
R
E
G
I
S
T
E
R
S
D
A
T
A
S
T
E
E
R
I
N
G
O
U
T
P
U
T
B
U
F
F
E
R
S
DQ S
DQ P
a
DQ P
b
E
E
输入
注册1
E
输入
寄存器0
E
OE
CE1
CE2
CE3
ZZ
读逻辑
睡觉
控制
文件编号: 38-05538牧师* K
第32 2
[+ ]反馈
CY7C1354C , CY7C1356C
目录
选型指南................................................ ................ 4
引脚配置................................................ ........... 4
引脚定义................................................ .................. 7
功能概述................................................ 8 ........
单一的读访问............................................... 8
突发读访问............................................... 8 ...
单写访问............................................... 8 ..
突发写访问............................................... 9 ...
睡眠模式................................................ ................. 9
部分写周期说明..................................... 10
真值表................................................ ...................... 10
部分写周期说明..................................... 11
IEEE 1149.1串行边界扫描( JTAG ) .................. 12
禁用JTAG特性...................................... 12
TAP控制器状态图....................................... 12
测试访问端口( TAP ) ............................................ 12
TAP控制器框图...................................... 12
执行TAP复位.................................. 12
TAP寄存器................................................ ...... 13
TAP指令集............................................... .... 13
TAP时序................................................ ...................... 14
TAP交流开关特性............................... 14
3.3 V TAP交流测试条件....................................... 15
3.3 V TAP AC输出负载等效......................... 15
2.5 V TAP交流测试条件....................................... 15
2.5 V TAP AC输出负载等效......................... 15
TAP直流电气特性
与工作条件............................................. 15
识别寄存器定义................................ 15
扫描寄存器大小............................................... ........ 16
识别码................................................ ....... 16
边界扫描出口订单( 256千× 36 ) ........................ 17
边界扫描出口订单(有512K × 18 ) ........................ 18
最大额定值................................................ ........... 19
经营范围................................................ ............. 19
中子软错误免疫性......................................... 19
电气特性............................................... 19
电容................................................. ................... 20
热阻................................................ ........ 20
开关特性.............................................. 22
开关波形................................................ .... 23
订购信息................................................ ...... 26
订购代码定义......................................... 26
包图................................................ .......... 27
与缩略语................................................. ....................... 30
文档约定................................................ 。 30
计量单位............................................... ........ 30
文档历史记录页............................................... .. 31
销售,解决方案和法律信息...................... 32
全球销售和设计支持....................... 32
产品................................................. ................... 32
的PSoC解决方案................................................ ......... 32
文件编号: 38-05538牧师* K
第32 3
[+ ]反馈
CY7C1354C , CY7C1356C
选购指南
描述
最大访问时间
最大工作电流
最大的CMOS待机电流
250兆赫
2.8
250
40
200兆赫
3.2
220
40
166兆赫
3.5
180
40
单位
ns
mA
mA
销刀豆网络gurations
图1. 100引脚TQFP
A
A
CE
1
CE
2
BWD
BWC
BWB
BWA
CE
3
V
DD
V
SS
CLK
WE
CEN
OE
ADV / LD
NC(18)
A
A
A
CE
1
CE
2
NC
NC
BWB
BWA
CE
3
V
DD
V
SS
CLK
WE
CEN
OE
ADV / LD
NC(18)
A
NC
DQPb
NC
DQB
NC
DQB
V
DDQ
V
DDQ
V
SS
V
SS
NC
DQB
DQB
NC
DQB
DQB
DQB
DQB
V
SS
V
SS
V
DDQ
V
DDQ
DQB
DQB
DQB
DQB
NC
V
SS
V
DD
NC
V
DD
NC
V
SS
ZZ
DQB
DQA
DQA
DQB
V
DDQ
V
DDQ
V
SS
V
SS
DQA
DQB
DQA
DQB
DQA DQPb
NC
DQA
V
SS
V
SS
V
DDQ
V
DDQ
NC
DQA
DQA
NC
DQPa
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
A
A
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
DQPc
DQC
DQC
V
DDQ
V
SS
DQC
DQC
DQC
DQC
V
SS
V
DDQ
DQC
DQC
NC
V
DD
V
SS
DQD
DQD
V
DDQ
V
SS
DQD
DQD
DQD
DQD
V
SS
V
DDQ
DQD
DQD
DQPd
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
A
A
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
DDQ
V
SS
NC
DQPa
DQA
DQA
V
SS
V
DDQ
DQA
DQA
V
SS
NC
V
DD
ZZ
DQA
DQA
V
DDQ
V
SS
DQA
DQA
NC
NC
V
SS
V
DDQ
NC
NC
NC
CY7C1354C
(256 K × 36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
CY7C1356C
(512 K × 18)
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
NC(288)
NC(144)
模式
A
A
A
A
A
1
A
0
模式
A
A
A
A
A
1
A
0
NC(36)
NC(288)
NC(144)
NC(72)
NC(72)
NC(36)
V
SS
V
DD
A
A
A
A
A
A
A
文件编号: 38-05538牧师* K
V
SS
V
DD
A
A
A
A
A
A
A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
第32 4
[+ ]反馈
CY7C1354C , CY7C1356C
图2. 119球BGA引脚
CY7C1354C ( 256千× 36 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/576M
NC/1G
DQ
c
DQ
c
V
DDQ
DQ
c
DQ
c
V
DDQ
DQ
d
DQ
d
V
DDQ
DQ
d
DQ
d
NC/144M
NC
V
DDQ
2
A
CE
2
A
DQP
c
DQ
c
DQ
c
DQ
c
DQ
c
V
DD
DQ
d
DQ
d
DQ
d
DQ
d
DQP
d
A
NC/72M
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
c
V
SS
NC
V
SS
BW
d
V
SS
V
SS
V
SS
模式
A
TDI
4
NC/18M
ADV / LD
V
DD
NC
CE
1
OE
A
WE
V
DD
CLK
NC
CEN
A1
A0
V
DD
A
TCK
5
A
A
A
V
SS
V
SS
V
SS
BW
b
V
SS
NC
V
SS
BW
a
V
SS
V
SS
V
SS
NC
A
TDO
6
A
CE
3
A
DQP
b
DQ
b
DQ
b
DQ
b
DQ
b
V
DD
DQ
a
DQ
a
DQ
a
DQ
a
DQP
a
A
NC/36M
NC
7
V
DDQ
NC
NC
DQ
b
DQ
b
V
DDQ
DQ
b
DQ
b
V
DDQ
DQ
a
DQ
a
V
DDQ
DQ
a
DQ
a
NC/288M
ZZ
V
DDQ
CY7C1356C ( 512K的×18 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/576M
NC/1G
DQ
b
NC
V
DDQ
NC
DQ
b
V
DDQ
NC
DQ
b
V
DDQ
DQ
b
NC
NC/144M
NC/72M
V
DDQ
2
A
CE
2
A
NC
DQ
b
NC
DQ
b
NC
V
DD
DQ
b
NC
DQ
b
NC
DQP
b
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
b
V
SS
NC
V
SS
V
SS
V
SS
V
SS
V
SS
模式
A
TDI
4
NC/18M
ADV / LD
V
DD
NC
CE
1
OE
A
WE
V
DD
CLK
NC
CEN
A1
A0
V
DD
NC/36M
TCK
5
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
NC
V
SS
BW
a
V
SS
V
SS
V
SS
NC
A
TDO
6
A
CE
3
A
DQP
a
NC
DQ
a
NC
DQ
a
V
DD
NC
DQ
a
NC
DQ
a
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQ
a
V
DDQ
DQ
a
NC
V
DDQ
DQ
a
NC
V
DDQ
NC
DQ
a
NC/288M
ZZ
V
DDQ
文件编号: 38-05538牧师* K
第32 5
[+ ]反馈
相关元器件产品Datasheet PDF文档

CY7C1354C-200BGC

9-Mbit (256K x 36/512K x 18) Pipelined SRAM with NoBL⑩ Architecture
24 CYPRESS

CY7C1354C-200BGC

9-Mbit (256 K × 36/512 K × 18) Pipelined SRAM with NoBL? Architecture
39 CYPRESS

CY7C1354C-200BGCT

ZBT SRAM, 256KX36, 3.2ns, CMOS, PBGA119, (14 X 22 X 2.4) MM, PLASTIC, BGA-119
0 CYPRESS

CY7C1354C-200BGCT

ZBT SRAM, 256KX36, 3.2ns, CMOS, PBGA119, (14 X 22 X 2.4) MM, PLASTIC, BGA-119
0 CYPRESS

CY7C1354C-200BGI

9-Mbit (256K x 36/512K x 18) Pipelined SRAM with NoBL⑩ Architecture
15 CYPRESS

CY7C1354C-200BGIT

ZBT SRAM, 256KX36, 3.2ns, CMOS, PBGA119, (14 X 22 X 2.4) MM, PLASTIC, BGA-119
0 CYPRESS