电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
BAP51-02  BAP63-01  BAP64-06W  BAP51-04W  BAP65-05W  BAP65-01  BAP70AM  BAP63-03  BAP63-02  BAP70-05  
DS1743P-70 Y2KC非易失时钟RAM (Y2KC Nonvolatile Timekeeping RAM)
.型号:   DS1743P-70
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: Y2KC非易失时钟RAM
Y2KC Nonvolatile Timekeeping RAM
文件大小 :   250 K    
页数 : 17 页
Logo:   
品牌   DALLAS [ DALLAS SEMICONDUCTOR ]
购买 :   
  浏览型号DS1743P-70的Datasheet PDF文件第1页 浏览型号DS1743P-70的Datasheet PDF文件第3页 浏览型号DS1743P-70的Datasheet PDF文件第4页 浏览型号DS1743P-70的Datasheet PDF文件第5页 浏览型号DS1743P-70的Datasheet PDF文件第6页 浏览型号DS1743P-70的Datasheet PDF文件第7页 浏览型号DS1743P-70的Datasheet PDF文件第8页 浏览型号DS1743P-70的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
DS1743/DS1743P
描述
该DS1743是一个全功能的, 2000年兼容( Y2KC ) ,实时时钟/日历( RTC)和8K ×8
非易失性静态RAM。在DS1743中的用户访问所有的寄存器来完成一个单字节宽,
接口,如图1中的实时时钟(RTC)的信息和控制位驻留在
8至上RAM单元。 RTC寄存器包含世纪,年,月,日,星期,时,
在24小时BCD格式的分,秒的数据。更正月份和闰年的天都
自动进行的。 RTC时钟寄存器是双缓冲,以避免不正确的数据的访问
可发生在时钟的更新周期。双缓冲系统还可以防止浪费时间的
倒数计时无法减少了访问时间寄存器的数据。该DS1743还包含其
电源失效电路,取消选择设备时的V
CC
电源是一个彻头彻尾的宽容
条件。此功能可以防止不可预测的系统运行数据低V带来的损失
CC
为避免错误的访问和更新周期。
套餐
该DS1743有两种封装( 28引脚DIP和34引脚PowerCap模块)提供。 28引脚DIP
风格模块集成了晶体,锂能源和硅都在同一个包中。 34针
PowerCap模板设计了用于连接到一个单独的PowerCap触点( DS9034PCX )
包含晶体和电池。这种设计允许的PowerCap可以安装在顶部
在完成表面后DS1743P安装过程。表面后安装的PowerCap
安装过程中防止损坏晶体和电池由于所需焊料的高温
回流。在安装PowerCap被锁定式设计,防止反向插入。 PowerCap模块板和安装PowerCap
是单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
时钟操作 - 读取软时钟
尽管双缓冲寄存器结构减少了读取不正确的数据,内部更新的机会
到DS1743时钟寄存器应时钟数据之前被停止读出,以防止数据的读出中
过渡。然而,停止内部时钟的寄存器的更新过程中不影响时钟精度。
本世纪寄存器的当1被写入到读出的位的更新被中止,比特6 ,见表2。只要
作为1保持在该位置时,更新被中止。发出停止后,寄存器反映的伯爵,
是日,日期和时间,这是目前在发出halt命令的那一刻。但是,内部
双缓冲系统的时钟寄存器不断更新,使得时钟准确度不受影响
通过数据的访问。所有的DS1743寄存器在内部时钟后同步更新
注册更新过程已经重新启用。更新是在一秒钟内后读取位被写入
0.
读位必须是零为至少500
µs
为确保外部寄存器将被更新。
2 17
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7