|
|
|
|||||||||||||||||||||||||
![]() DS1743/DS1743P 该DS1743是保证计时精确度内 ±1 每月分钟,在25℃ 。实时时钟是 在工厂校准由Dallas Semiconductor使用非易失性的调谐元件,并且不需要 另外由于这个原因,无法使用,而不是必要的场时钟校准方法。时钟 精度也受电气环境和时应该小心放置的RTC中 的PCB布局最低的一级EMI部分。有关更多信息,请参见应用笔记58 。 时钟精度( DIP MODULE ) 时钟精度( POWERCAP MODULE ) 在DS1743和DS9034PCX各自独立为精度进行测试。一旦安装在一起时, 模块通常保持时间的精确度内 ±1.53 每月(为35ppm )分钟,在25℃ 。时钟 精度也受电气环境和时应该小心放置的RTC中 的PCB布局最低的一级EMI部分。有关更多信息,请参见应用笔记58 。 DS1743寄存器映射 表2 地址 数据 B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0 功能/量程 1FFF 1FFE 1FFD 1FFC 1FFB 1FFA 1FF9 1FF8 OSC X X BF X X OSC W R X X 10年 X X 10分钟 10秒 10世纪 10莫 10日 X X 10小时 YEAR MONTH 日期 天 小时 分钟 秒 世纪 YEAR MONTH 日期 天 小时 分钟 秒 控制 00-99 01-12 01-31 01-07 00-23 00-59 00-59 00-39 FT X =停止位 W =写位 R =读位 X =参见下面的注释 FT =频率测试 BF =电池标志 注意: 所有显示的“X”位不专用于任何特定的功能,并且可以被用作普通RAM比特。 检索数据从RAM或时钟 的DS1743是在读模式下,每当 OE (输出使能)为低电平时, WE (写使能)为高,并 CE (芯片使能)是低的。该装置结构允许的纹波通过访问任何的地址位置 在NV SRAM 。有效的数据将在T内的DQ引脚 AA 之后的最后一个地址输入是 稳定,从而提供了 CE 和 OE 访问时间和状态感到满意。如果 CE 或 OE 访问时间和 状态不满足,有效数据将可在芯片使能访问的后者(叔 CEA ),或者在输出使能 访问时间(吨 CEA ) 。的数据输入/输出管脚的状态(DQ)是由控制 CE 和 OE 。如果 输出吨前被激活 AA 中,数据线被驱动到一个中间状态,直到吨 AA 。如果该地址 输入而改变 CE 和 OE 仍然有效,输出数据有效期为输出数据保持时间 (t OH ),但将会进入不确定的,直到下一个地址的访问。 4 17
|
首页 - - 友情链接 |
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM ![]() 粤公网安备 44030402000629号 粤ICP备13051289号-7 |