MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
3D7110
单片10 -TAP
固定延迟线
(系列3D7110 )
特点
套餐
IN
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
O1
O3
O5
O7
O9
O10
全硅,低功耗CMOS技术
IN
1
14 VDD
TTL / CMOS兼容输入和输出
N / C
2
13 O1
气相,红外,波焊
O2
3
12 O3
自动插入( DIP PKG )。
O4
4
11 O5
低接地反弹噪声
前沿和后沿的精度
O6
5
10 O7
延时范围:
0.75至80ns的
O8
6
9 O9
时延容限:
5%或1纳秒
GND
7
8 O10
温度稳定性:
±3%
典型的( 0℃〜 70℃ )
3D7110 DIP
VDD稳定:
±1%
典型的( 4.75V - 5.25V )
3D7110G鸥翼
最小输入脉冲宽度:
总延迟的15%
14引脚的鸥翼和16引脚SOIC
作为直接替代
对于机械尺寸,单击
这里
.
混合动力延迟线
对于包装标识的详细信息,请单击
这里
.
3D7110D SOIC
( 150密耳)
IN
N / C
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
N / C
O1
O3
O5
O7
O9
O10
3D7110S SOL
( 300密耳)
功能说明
该3D7110 10抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线,
挖掘和缓冲10个时刻均匀间隔。点击到水龙头
(增量)延迟值的范围可以从通过8.0ns 0.75ns 。该
输入再生无反转输出,转移在时间上
每个用户指定的破折号编号。该3D7110是TTL和CMOS-
兼容,能够驱动10 74LS型负载,并同时具有
rising-和下降沿精度。
的全CMOS 3D7110集成电路已被设计成一个
可靠,经济的替代混合TTL固定的延时线。它可提供
在一个标准14引脚自动插入DIP和节省空间的表面
安装14位和16引脚SOIC封装。
引脚说明
IN
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
VDD
GND
延迟线输入
水龙头1输出( 10 % )
水龙头2输出( 20 % )
轻按3输出( 30 % )
抽头4输出(40%)
轻按5输出( 50 % )
轻按6输出( 60 % )
7轻按输出( 70 % )
水龙头8输出( 80 % )
轻按9输出( 90 % )
自来水10输出( 100 % )
+5伏
文档# 96005
12/2/96
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
1
3D7110
表1 : PART号的说明
产品型号
DIP-14
SOIC-14
SOIC-16
3D7110
3D7110D 3D7110S
3D7110G
-.75
-.75
-.75
-1
-1
-1
-1.5
-1.5
-1.5
-2
-2
-2
-2.5
-2.5
-2.5
-4
-4
-4
-5
-5
-5
-8
-8
-8
公差
TAP- TAP
延迟
延迟
(纳秒)
(纳秒)
6.75
±
1.0*
0.75
±
0.4
9.0
±
1.0*
1.0
±
0.5
13.5
±
1.0*
1.5
±
0.7
18.0
±
1.0*
2.0
±
0.8
22.5
±
1.1*
2.5
±
1.0
36.0
±
1.8*
4.0
±
1.3
50.0
±
2.5
5.0
±
1.5
80.0
±
4.0
8.0
±
1.5
最大
操作
频率
28.4兆赫
23.8兆赫
18.0兆赫
14.5兆赫
18.2兆赫
8.33兆赫
6.67兆赫
4.17兆赫
输入的限制
绝对
最大
操作
歌剧院。频率。
脉冲宽度
166.7兆赫
17.6纳秒
166.7兆赫
21.0纳秒
166.7兆赫
27.8纳秒
166.7兆赫
34.5纳秒
125.0兆赫
27.5纳秒
133.3兆赫
60.0纳秒
66.7兆赫
75.0纳秒
41.7兆赫
120.0纳秒
绝对
歌剧院。 P.W.
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
12.0纳秒
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注: 0.75和8未显示的任何短线数字也可以。
1996
数据延时器
文档# 96005
12/2/96
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
2
3D7110
应用笔记
操作说明
该3D7110 10抽头延迟线架构
在如图1所示的延迟线由
若干串联连接的延迟单元。
每个延迟单元在其输出端的复制
在其输入上的信号,错开时间。
所述延迟单元进行匹配并共享相同的
补偿信号,最大限度地减少自来水用于─
抽头时延偏差随温度和电源
电压的变化。
来保证
表1
延时精度
输入频率比更高
最大
工作频率,
该3D7110必须
在用户操作频率进行测试。
因此,为了便于生产和设备
鉴定,
零件数目将包括一个
自定义的参考标志
确定
意频操作。该
所述装置的编程的延迟精确度是
保证的,因此,仅在用户指定的
输入频率。小的输入频率变化
关于所选择的频率将仅略微
如果在所有影响编程的延迟精度。
不过,强烈建议
工程人员在数据延迟
器件进行咨询。
输入信号特性
频率和/或脉冲宽度(高或低)
操作的指定可能产生不利影响
延缓特定装置的精度。该
原因,输出延迟的相关性
精度上的输入信号特性是
多样和复杂。因此,一个
最大
an
绝对最大
工作输入
频率和一
最低
绝对
最低
工作脉冲宽度已
指定的。
操作脉宽
绝对最小工作脉冲
宽度
(高或低)说明书中,列于
表1
确定的最小脉冲宽度
延迟线的输入信号,可以是
复制,转移的时间,在器件输出,
具有可接受的脉宽失真。
最小工作脉宽
(高或
低)规范确定最小脉冲
宽度延迟线输入信号的量,
输出延时精度列于
表1
is
保证。
来保证
表1
延时精度
输入脉冲宽度比小
最低
工作脉冲宽度,
该3D7110必须
在用户操作的脉冲宽度检测。
因此,为了便于生产和设备
标识,所述
部件号将包括一个
工作频率
绝对最大工作频率
规范,列于
表1
确定
延迟线输入的最高频率
信号可以被复制,在时移,在
该设备输出,具有可接受的占空比
失真。
最大工作频率
说明书中确定的最高频率
延迟线输入信号的量,输出
延迟的精度得到了保证。
IN
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
10%
10%
10%
10%
10%
10%
10%
10%
10%
10%
温度& VDD
赔偿金
VDD
图1 : 3D7110功能框图
GND
文档# 96005
12/2/96
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
3
3D7110
应用注释(续)
自定义的参考标志
确定
预期频率和操作占空比。
该装置的编程的延迟精确度是
保证的,因此,只对用户指定的
输入特性。小输入脉冲宽度
变化有关的选定的脉冲宽度将仅
轻微影响编程的延迟
准确度,如果在所有。
然而,强烈
建议的工程技术人员在
数据延迟器件进行咨询。
电路,以减少引起的延迟变化
在电源波动和/或
温度。
导热系数
被减小到
600
PPM / C ,
这相当于一个变型中,多
在0℃〜 70℃的工作范围内,对
±3%
室温延迟设置和/或
1.0ns,
以较高者为准。该
电源
系数
减小,在4.75V - 5.25V的
操作范围内,以
±1%
在延迟设置
标称5.0VDC电源和/或
1.5ns,
以较高者为准。
至关重要的是,该
电源引脚充分绕过
并过滤。此外,电源总线
应尽可能低的阻抗的
建设成为可能。电源平面的
首选。
电源和
考虑温度因素
CMOS集成电路中的延迟是强烈
依赖于电源和温度。
单片3D7110可编程延迟线
利用新的和创新的赔偿
设备的特定连接的阳离子
表2 :绝对最大额定值
参数
直流电源电压
输入引脚电压
输入引脚电流
储存温度
焊接温度
符号
V
DD
V
IN
I
IN
T
STRG
T
领导
-0.3
-0.3
-1.0
-55
最大
7.0
V
DD
+0.3
1.0
150
300
单位
V
V
mA
C
C
笔记
25C
10秒
表3 : DC电气特性
( 0℃〜 70℃ , 4.75V至5.25V )
参数
静态电源电流*
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
高电平输出电流
低电平输出电流
输出上升&下降时间
符号
I
DD
V
IH
V
IL
I
IH
I
IL
I
OH
I
OL
T
R
&放大器;牛逼
F
2.0
0.8
1
1
-4.0
4.0
2
最大
30
单位
mA
V
V
µA
µA
mA
mA
ns
笔记
V
IH
= V
DD
V
IL
= 0V
V
DD
= 4.75V
V
OH
= 2.4V
V
DD
= 4.75V
V
OL
= 0.4V
C
LD
= 5 pF的
*I
DD
(动态) = 10 * C
LD
* V
DD
* F
其中:C
LD
=平均电容负载/ TAP ( PF )
F =输入频率(GHz)
输入电容= 10pF的典型
输出负载电容(C
LD
) = 25 PF最大
文档# 96005
12/2/96
数据延迟设备, INC 。
联系电话: 973-773-2299
传真: 973-773-9672
http://www.datadelay.com
4
3D7110
硅延迟线自动化测试
测试条件
输入:
环境温度:
25
o
C
±
3
o
C
电源电压(VCC ) :
5.0V
±
0.1V
输入脉冲:
高= 3.0V
±
0.1V
低= 0.0V
±
0.1V
源阻抗:
50Ω最大。
上升/下降时间:
3.0 ns(最大值) 。 (测
0.6V和2.4V之间
)
脉冲宽度:
PW
IN
= 1.25×总
延迟
期限:
IN
= 2.5×总
延迟
输出:
R
负载
:
C
负载
:
门槛:
10KΩ
±
10%
5pf
±
10%
1.5V (瑞星&下降)
设备
TEST
10KΩ
5pf
数字
范围
470Ω
电脑
系统
打印机
脉冲
发电机
OUT
TRIG
IN
设备下
被测件(DUT )
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
OUT8
OUT9
OUT10
REF
IN
TRIG
数字示波器/
时间间隔计数器
图2 :测试设置
注意:
上述条件是仅用于测试,并且不以任何方式限制该装置的操作。
IN
PW
IN
t
上升
输入
信号
2.4V
1.5V
0.6V
t
秋天
V
IH
2.4V
1.5V
0.6V
V
IL
t
PHL
t
PLH
产量
信号
1.5V
V
OH
1.5V
V
OL
图3 :时序图
文档# 96005
12/2/96
数据延迟设备, INC 。
3山。展望大道。克利夫顿,新泽西州07013
5
相关元器件产品Datasheet PDF文档

3D7110-1

MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
14 DATADELAY

3D7110-1

MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
0 DATADELAY

3D7110-1.5

MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
0 DATADELAY

3D7110-1.5

MONOLITHIC 10-TAP FIXED DELAY LINE (SERIES 3D7110)
9 DATADELAY