MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
初步
集成
电路
系统公司
ICS843002-31
700MH
Z
F
EMTO
C
™ VCXO B
ASED
F
Characteristic低频
T
RANSLATOR和
J
伊特尔
A
TTENUATOR
F
EATURES
输出:
两个高频差分LVPECL输出
输出频率:高达700MHz
一路LVCMOS / LVTTL VCXO的PLL输出,输出
启用
一个参考时钟输出,输出使能
一个锁定检测输出
输入多路复用器支持3种可选输入:一个差分
输入对和两个LVCMOS / LVTTL输入时钟
13位VCXO的PLL反馈和参考分频器提供
广泛的频率转换率的选择
FemtoClock倍频器支持的速率:
为560MHz - 700MHz的
“锁定检测”输出报告锁定的VCXO的PLL状态
VCXO的PLL电路提供抖动衰减与
为250Hz的环路带宽和下面(用户可调)
RMS相位抖动,随机在12kHz至20MHz :
<1ps (设计目标)
3.3V电源电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS843002-31是的一个部件
HiPerClocks ™系列高性能时钟
HiPerClockS ™
从IC解决方案。此单片器件是一个
高性能,基于PLL的同步
时钟发生器和抖动衰减电路。该
ICS843002-31包含两个时钟乘法阶段的
级联串联。第一级是一个VCXO基于锁相环
被优化,以提供参考时钟抖动衰减,
是抖动容限,并且提供稳定的参考时钟
第二乘法级。第二阶段是
专有的ICS FemtoClock ™
电路,它是一个高频率,
亚皮秒时钟乘法器。
IC
S
VCXO的PLL有一个使用一个片上VCXO电路
在17.5至25MHz的外部,价格低廉可牵引水晶
范围内。该PLL包括13位的参考和反馈
分频器支持复杂的PLL倍频比和
输入参考时钟速率低至2.3kHz 。外循环
过滤器组件被使用(两个电阻器和两个电容器)
以达到所需要的抖动,低环路带宽注意力
uation一个恢复的数据时钟。
该FemtoClock电路可以繁殖的VCXO晶体
频率为28或32(可选)的一个因素,并提供一种
高达700MHz的时钟输出。
时钟输入/输出配置:
•时钟输入 - 一个差分对,二单挑结束
( MUX选择)
•差分输入对可以支持LVPECL , LVDS ,
LVHSTL , SSTL , HCSL或单端LVCMOS
或LVTTL电平
•单挑端输入可支持LVCMOS或
LVTTL电平
•时钟输出, FemtoClockS 2 LVPECL对
(可选的输出分频器)
•时钟输出, VCXO - 1单端输出
(在VCXO晶振频率)
•时钟输出,其他 - VCXO参考时钟
应用实例:
•的SONET / SDH线卡时钟发生器(高达622.08MHz的
使用8kHz的帧时钟作为输入参考OC- 48 )
•抖动恢复的通信时钟的衰减
•之间复杂的比时钟频率转换
各种通信协议,诸如:
•对于电信, OC- 12 E3速率转换, 622.08MHz的
为34.368MHz , 32分之179的PLL比率
•对于数字视频, ITU- R601以SMPTE 252M / 59.94 ,
27MHz时为74.17582MHz ,九十一分之二百五的PLL比率
V
CCA
_
XO
XTAL_IN
XTAL_OUT
P
IN
A
SSIGNMENT
XOFB0
XOFB1
XOFB2
XOFB3
XOFB4
XOFB5
XOFB6
XOFB7
XOFB8
XOFB9
XOFB10
XOFB11
LF1
LF0
ISET
V
EE
NV1
NV0
V
CC
MR
CLK0
nCLK0
OE_REF
CLK1
V
CC
SEL1
SEL0
CLK2
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
1
48
2
47
3
46
4
45
5
44
6
43
7
42
64引脚TQFP封装, EPAD
8
41
毫米x10毫米X 1.0毫米
9
40
包体
10
39
Y封装
11
38
顶视图
12
37
13
36
14
35
15
34
16
33
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
XOFB12
ICS843002-31
V
EE
REF_CLK
VCLK
LOCK
V
CCO
_
CMOS
NQB
QB
V
EE
NQA
QA
V
CCO
_
PECL
MP
NPB0
NPB1
NPB2
V
CCA
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司( ICS)保留更改任何电路或规格,恕不另行通知。
843002CY-31
www.icst.com/products/hiperclocks.html
1
XOIN12
XOIN11
XOIN10
XOIN9
XOIN8
XOIN7
XOIN6
XOIN5
XOIN4
XOIN3
XOIN2
XOIN1
XOIN0
NPA2
NPA1
NPA0
REV 。 B 2005年11月22日
初步
集成
电路
系统公司
ICS843002-31
700MH
Z
F
EMTO
C
™ VCXO B
ASED
F
Characteristic低频
T
RANSLATOR和
J
伊特尔
A
TTENUATOR
B
LOCK
D
IAGRAM
- N
OMINAL
S
变体系
C
ONFIGURATION
NPB的[2:0 ]
NPA [2:0 ]
NV [1:0 ]
3
3
2
VCXO的PLL输出
分频器NV [1:0 ]
00:
01:
10:
11:
÷1
÷12
÷16
禁用驱动低
QA输出
分频器的NPA [2:0 ]
000:
001:
010:
011:
100:
101:
110:
111:
÷1
÷2
÷4
÷8
÷12
÷14
÷16
驱动低
ISET
电荷泵电流
VCLK
CLK0
nCLK0
00
外循环
过滤器的连接
17.5 - 25MHz的LF0 LF1
XTAL_OUT
XTAL_IN
CLK1
01
输入分频器
CLK2
10
XOIN [12 :0]的
÷ 1 ÷ 8191
VCXO的PLL
FemtoClock®
频率
倍增器
0: x32
1: x28
QA
NQA
11
绕行
VCXO的PLL
反馈分频器
QB输出
分频器的NPB [2:0 ]
000:
001:
010:
011:
100:
101:
110:
111:
QA ÷ 1
QA ÷ 2
QA ÷ 4
QA ÷ 8
XOIN输出
OFB输出
MP输出
驱动低
SEL1
SEL0
XOIN [12 :0]的
XOFB [12 :0]的
MP
13
13
>1 1
XOFB [12 :0]的
÷ 1 ÷ 8191
QB
NQB
REF_CLK
OE_REF
锁定检测
LOCK
注1 :对于应用程序的配置(非测试/旁路模式) 。
注2 :粗线
是主时钟路径(非控制/非反馈线)。
并非所有的控制线和信号路径表示在该简化的方框图。
843002CY
-31
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年11月22日
初步
集成
电路
系统公司
ICS843002-31
700MH
Z
F
EMTO
C
™ VCXO B
ASED
F
Characteristic低频
T
RANSLATOR和
J
伊特尔
A
TTENUATOR
IN
S
IMPLIFIED
B
LOCK
D
IAGRAM
- C
LOCK
S
IGNAL
P
ATHS
B
YPASS
M
ODE
ISET
电荷泵
当前
外循环
过滤器的连接
17.5 - 25MHz的
LF0 LF1
1绕道
VCXO的PLL输出
分频器NV [1:0 ]
00:
01:
10:
11:
÷1
÷12
÷16
禁用驱动低
QA输出
分频器的NPA [2:0 ]
NPA [2:0 ]
000: ÷1
001: ÷2
010: ÷4
011: ÷8
100: ÷12
101: ÷14
110: ÷16
111 :禁用驱动低
VCLK
CLK0
nCLK0
XTAL_OUT
01
输入分频器
XOIN [12 :0]的
÷ 1 ÷ 8191
CLK1
XTAL_IN
VCXO的PLL
FemtoClock®
频率
倍增器
QA
NQA
CLK2
10
000: ÷1
001: ÷2
010: ÷4
011: ÷8
111 :已禁用
QB
NQB
SEL1 = 1
SEL0 = 1
VCXO的PLL
反馈分频器
XOFB [12 :0]的
÷ 1 ÷ 8191
FemtoClock®
反馈分频器
MP
0: ÷32
1: ÷28
110 : MP
101 : XOFB
100 : XOIN
NPB2
NPB1
NPB0
注1 :设置SEL1 : SEL0 = 11启用旁路模式。
仅在CLK0 / nCLK0对输入时钟信号路由
到设备处于旁路模式。
注2 :粗线
显示时钟旁路路径。
并非所有的控制线和信号路径被显示在该
简化框图。
843002CY-31
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年11月22日
初步
集成
电路
系统公司
ICS843002-31
700MH
Z
F
EMTO
C
™ VCXO B
ASED
F
Characteristic低频
T
RANSLATOR和
J
伊特尔
A
TTENUATOR
描述
环路滤波器的连接引脚。
电荷泵电流设置引脚。
负电源引脚。通常连接到地。
VCXO的PLL输出分频控制引脚。
上拉
LVCMOS / LVTTL接口电平。
核心供电引脚。
主复位。高电平时,复位所有的内部分隔和
下拉LVCMOS输出为高阻态。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉/铟(Inver)婷差分时钟输入。
下拉V
CC
当左/ 2偏置电压浮动。
输出使能控制,以供参考时钟输出。当逻辑LOW时,
下拉参考时钟输出为高阻态。当逻辑高电平,
的输出被使能。 LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
下拉输入时钟选择。 LVCMOS / LVTTL接口电平。
下拉时钟输入。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
(
接下页
)
1, 2
3
4, 41, 48
5, 6
7, 13
8
9
10
11
12
14, 15
16
17, 18,
19, 20,
21, 22,
23, 24,
25, 26,
27, 28
29
30, 31,
32
33
34, 35,
36
37
38,
39, 40
42, 43
44
45
46
47
名字
LF1 , LF0
ISET
V
EE
NV1 , NV0
V
CC
MR
CLK0
nCLK0
OE_REF
CLK1
SEL1 , SEL0
CLK2
TYPE
类似物
输入/输出
类似物
输入/输出
动力
输入
动力
输入
输入
输入
输入
输入
输入
输入
XOIN12 : XOIN1
输入
下拉
VCXO的PLL输入分频控制输入。
LVCMOS / LVTTL接口电平。
XOIN0
NPA2 , NPA1 ,
NPA0
V
CCA
NPB2 , NPB1 ,
NPB0
MP
V
CCO_PECL
QA , NQA
QB , NQB
V
CCO_CMOS
LOCK
VCLK
REF_CLK
输入
输入
动力
输入
输入
动力
产量
产量
动力
产量
产量
产量
VCXO的PLL输入分频控制输入。
LVCMOS / LVTTL接口电平。
LVPECL输出分频控制QA / NQA输出。
下拉
LVCMOS / LVTTL接口电平。
模拟电源引脚。
LVPECL输出分频控制QB / NQB输出。
下拉
LVCMOS / LVTTL接口电平。
FemtoClock ™电路时钟倍频控制输入。
下拉高时,选择28时低,选择32 。
LVCMOS / LVTTL接口电平。
输出电源引脚LVPECL时钟输出。
上拉
差分时钟输出对。 LVPECL接口电平。
差分时钟输出对。 LVPECL接口电平。
输出电源引脚LVCMOS输出。
锁定检测输出。 LVCMOS / LVTTL接口电平。
VCXO的PLL时钟输出。 LVCMOS / LVTTL接口电平。
参考时钟输出。 LVCMOS / LVTTL接口电平。
注意:
上拉
下拉
是指内部输入电阻。见表2 ,引脚特性,为典型值。
843002CY
-31
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年11月22日
初步
集成
电路
系统公司
ICS843002-31
700MH
Z
F
EMTO
C
™ VCXO B
ASED
F
Characteristic低频
T
RANSLATOR和
J
伊特尔
A
TTENUATOR
上页
)
T
ABLE
1. P
IN
D
ESCRIPTIONS
(
持续
49, 50,
51, 52,
53, 54,
55, 56,
57, 58,
59. 60
61
62, 63
64
名字
TYPE
描述
XOFB12 : XOFB1
输入
下拉
VCXO反馈分频器控制输入。
LVCMOS / LVTTL接口电平。
XOFB0
XTAL_OUT ,
XTAL_IN
V
CCA_XO
输入
输入
动力
上拉
VCXO反馈分频器控制输入。
LVCMOS / LVTTL接口电平。
VCXO晶体振荡器接口。 XTAL_IN是输入。
XTAL_OUT是输出。
模拟电源引脚VCXO 。
注意:
上拉
下拉
是指内部输入电阻。见表2 ,引脚特性,为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
(每LVCMOS输出)
输入上拉电阻
输入下拉电阻
输出阻抗
V
CC,
V
CCA ,
V
CCA_XO ,
V
CCO_CMOS ,
V
CCO_PECL
= 3.465V
测试条件
最小典型
4
待定
51
51
7
最大
单位
pF
pF
Ω
843002CY-31
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年11月22日
相关元器件产品Datasheet PDF文档

ICS843002CY-31T

700MHZ FEMTOCLOCKS? VCXO BASED FREQUENCY TRANSLATOR AND JITTER ATTENUATOR
33 ICS

ICS843002CY-31T

700MHZ FEMTOCLOCKS⑩ VCXO BASED FREQUENCY TRANSLATOR AND JITTER ATTENUATOR
13 ICS

ICS843002I

FEMTOCLOCKS-TM CRYSTAL-TO-3.3V, 2.5V LVPECL FREQUENCY SYNTHESIZER
暂无信息
13 ICS

ICS843002I

FEMTOCLOCKS-TM CRYSTAL-TO-3.3V, 2.5V LVPECL FREQUENCY SYNTHESIZER
暂无信息
10 ICS

ICS843002I-01

FEMTOCLOCKS-TM CRYSTAL-TO- 3.3V, 2.5V LVPECL FREQUENCY SYNTHESIZER
暂无信息
1 ICS

ICS843002I-40

175MHZ, FEMTOCLOCKS-TM VCXO BASED SONET/SDH JITTER ATTENUATOR
5 ICS