初步

集成

电路

系统公司

ICS843002I-40

175MH

Z

, F

EMTO

C

锁

™ VCXO B

ASED

SONET / SDH的Ĵ

伊特尔

A

TTENUATOR

F

EATURES

•

（ 2 ）差分LVPECL输出

•

可选CLKX ， nCLKx差分输入对

•

CLKX ， nCLKx对可以接受以下差异

输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL或

单端LVCMOS或LVTTL电平

•

最大输出频率： 175MHz的

•

FemtoClock VCO频率范围：为560MHz - 700MHz的

•

RMS相位抖动@ 155.52MHz ，使用19.44MHz晶振

（ 12kHz至20MHz ） ： 0.81ps （典型值）

•

全3.3V或3.3V混合核心/ 2.5V输出电源电压

•

-40 ° C至85°C的工作环境温度

G

ENERAL

D

ESCRIPTION

该ICS843002I -40是一个构件

HiPerClocks ™系列高性能时钟

HiPerClockS ™

从IC解决方案。该ICS843002I -40是PLL

基于同步时钟发生器，它

用于SONET / SDH线路卡应用进行了优化

其中抖动衰减和频率转换是必要的。

该装置包含了串联两个内部PLL阶段

串联。第一阶段的PLL使用该优化的VCXO

提供参考时钟抖动衰减和抖动会

宽容，并提供一个稳定的基准时钟的第二

PLL阶段（通常是19.44MHz ） 。第二个PLL阶段

提供了额外的倍频（ 32倍），并且它

通过使用低相位噪声保持低输出抖动

FemtoClock VCO。 PLL倍频比选择

使用设备的输入选择引脚内部查找表。

该装置的性能和PLL乘法比率

优化，以支持非FEC （非前向纠错）

SONET / SDH应用率高达OC- 48 （ SONET ）

或STM -16 （SDH） 。 VCXO的要求使用一个外部的，

便宜的可牵引的结晶。 VCXO的PLL使用的外部无源

这是用来优化PLL环路滤波器元件

环路带宽和为给定的阻尼特性

线路卡应用。

ICS

P

IN

A

SSIGNMENT

XTAL_OUT

XTAL_IN

R_SEL2

R_SEL1

R_SEL0

nCLK1

CLK1

V

EE

该ICS843002I - 40包括两个时钟输入端口。每一个

可以接受的单端或差分输入。每

输入端口还包括一个活动检测器电路，其

通过LOR0和LOR1报告的逻辑输入时钟活动

输出管脚。两个输入端口供给的输入选择多路复用器。

“无中断切换”是通过适当的滤波器来实现

调优。抖动转移和漂移特性

经环路滤波器的调谐和相位瞬变的影响

性能是通过两个环路滤波器调谐的影响，并

所述两个参考时钟之间的对准误差。

典型的ICS843002I - 40配置的SONET / SDH系统：

•

VCXO 19.44MHz晶振

•

环路带宽： 50赫兹 - 250Hz的

•

输入参考时钟频率的选择：

19.44MHz ， 38.88MHz ， 77.76MHz ， 155.52MHz ，

311.04MHz ， 622.08MHz的

•

输出时钟频率的选择：

19.44MHz ， 77.76MHz ， 155.52MHz ，高阻

32 31 30 29 28 27 26 25

LF1

LF0

ISET

V

CC

CLK0

nCLK0

CLK_SEL

nc

1

2

3

4

5

6

7

8

9 10 11 12 13 14 15 16

QA_SEL1

QA_SEL0

QB_SEL1

QB_SEL0

V

CCA

NQA

QA

nc

24

23

22

21

20

19

18

17

LOR0

LOR1

nc

V

CCO

_

LVCMOS

V

CCO

_

LVPECL

NQB

QB

V

EE

ICS843002I-40

32引脚VFQFN

采用5mm x 5mm X 0.75毫米包体

ķ套餐

顶视图

本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始

产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。

843002AKI-40

www.icst.com/products/hiperclocks.html

1

REV 。一个2005年6月22日