电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
A8513KLPTR-3-T  A8436  A8513  A8439  A8513KLYTR-3-T  A8513KLPTR-2-T  A8513KLPTR-T  A8513KLYTR-1-T  A8513KLYTR-T  A8513KLYTR-2-T  
ICS843003AGI-01 FEMTOCLOCKS -TM CRYSTAL - TO- 3.3V LVPECL频率合成器 (FEMTOCLOCKS-TM CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER)
.型号:   ICS843003AGI-01
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: FEMTOCLOCKS -TM CRYSTAL - TO- 3.3V LVPECL频率合成器
FEMTOCLOCKS-TM CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER
文件大小 :   195 K    
页数 : 13 页
Logo:   
品牌   ICS [ INTEGRATED CIRCUIT SYSTEMS ]
购买 :   
  浏览型号ICS843003AGI-01的Datasheet PDF文件第2页 浏览型号ICS843003AGI-01的Datasheet PDF文件第3页 浏览型号ICS843003AGI-01的Datasheet PDF文件第4页 浏览型号ICS843003AGI-01的Datasheet PDF文件第5页 浏览型号ICS843003AGI-01的Datasheet PDF文件第6页 浏览型号ICS843003AGI-01的Datasheet PDF文件第7页 浏览型号ICS843003AGI-01的Datasheet PDF文件第8页 浏览型号ICS843003AGI-01的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
F
EATURES
•对两家银行三3.3V LVPECL输出,A银行与
1 LVPECL对, B银行与2 LVPECL输出对
•使用19.53125MHz或25MHz晶振,两个输出
银行能为625MHz的, 312.5MHz可独立设置,
156.25MHz和125MHz的
•可选的晶体振荡器接口或LVCMOS / LVTTL
单端输入
• VCO范围: 490MHz到680MHz的
• RMS相位抖动@ 156.25MHz ( 1.875MHz - 20MHz的) :
0.53ps (典型值)
• 3.3V输出电源模式
• -40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS843003I - 01是3的差分输出
LVPECL合成器设计成产生
HiPerClockS ™
以太网的参考时钟频率,并且是
在HiPerClockS ™系列高性的成员
formance从ICS时钟解决方案。利用
19.53125MHz或为25MHz , 18pF之并联谐振晶体,该
以下的频率可以基于该生成的
4个频率选择引脚设置( DIV_SEL [ A1 : A0 ]
DIV_SEL [ B1 : B0 ] ) : 625MHz的, 312.5MHz , 156.25MHz和
125MHz的。该843003I - 01有2个输出银行, A银行与
1差分LVPECL输出和对B银行有2昼夜温差
髓鞘LVPECL输出对。
ICS
这两家银行都有自己的专用频率SE-
择管脚,并且可以为frequen-独立设置
资本投资者入境计划上面提到的。该ICS843003I -01采用ICS “第3
代低相位噪声VCO技术,可以
实现1PS或更低的典型ř毫秒相位抖动,很容易meet-
荷兰国际集团的以太网抖动要求。该ICS843003I -01
封装在一个小型24引脚TSSOP封装。
P
IN
A
SSIGNMENT
DIV_SELB0
VCO_SEL
MR
V
CCO
_
A
QA0
nQA0
CLK_ENB
CLK_ENA
FB_DIV
V
CCA
V
CC
DIV_SELA0
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
DIV_SELB1
V
CCO
_
B
QB0
nQB0
QB1
nQB1
XTAL_SEL
TEST_CLK
XTAL_IN
XTAL_OUT
V
EE
DIV_SELA1
B
LOCK
D
IAGRAM
CLK_ENA
上拉
DIV_SELA [1 :0]的
VCO_SEL
上拉
上拉
ICS843003I-01
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
G封装
顶视图
QA0
TEST_CLK
下拉
0
00
01
0
10
11
÷1
÷2
÷3
÷4
(默认)
nQA0
XTAL_IN
OSC
XTAL_OUT
XTAL_SEL
上拉
1
探测器
VCO
1
QB0
FB_DIV
0 = 25 ÷ (默认)
1 = ÷32
00
01
10
11
÷2
÷4
÷5
÷8
(默认)
nQB0
QB1
nQB1
FB_DIV
下拉
DIV_SELB [1 :0]的
MR
上拉
下拉
CLK_ENB
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司( ICS)保留更改任何电路或规格,恕不另行通知。
843003AGI-01
www.icst.com/products/hiperclocks.html
REV 。一个2005年5月26日
1
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7