MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
F
EATURES
•对两家银行三3.3V LVPECL输出,A银行与
1 LVPECL对, B银行与2 LVPECL输出对
•使用19.53125MHz或25MHz晶振,两个输出
银行能为625MHz的, 312.5MHz可独立设置,
156.25MHz和125MHz的
•可选的晶体振荡器接口或LVCMOS / LVTTL
单端输入
• VCO范围: 490MHz到680MHz的
• RMS相位抖动@ 156.25MHz ( 1.875MHz - 20MHz的) :
0.53ps (典型值)
• 3.3V输出电源模式
• -40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS843003I - 01是3的差分输出
LVPECL合成器设计成产生
HiPerClockS ™
以太网的参考时钟频率,并且是
在HiPerClockS ™系列高性的成员
formance从ICS时钟解决方案。利用
19.53125MHz或为25MHz , 18pF之并联谐振晶体,该
以下的频率可以基于该生成的
4个频率选择引脚设置( DIV_SEL [ A1 : A0 ]
DIV_SEL [ B1 : B0 ] ) : 625MHz的, 312.5MHz , 156.25MHz和
125MHz的。该843003I - 01有2个输出银行, A银行与
1差分LVPECL输出和对B银行有2昼夜温差
髓鞘LVPECL输出对。
ICS
这两家银行都有自己的专用频率SE-
择管脚,并且可以为frequen-独立设置
资本投资者入境计划上面提到的。该ICS843003I -01采用ICS “第3
代低相位噪声VCO技术,可以
实现1PS或更低的典型ř毫秒相位抖动,很容易meet-
荷兰国际集团的以太网抖动要求。该ICS843003I -01
封装在一个小型24引脚TSSOP封装。
P
IN
A
SSIGNMENT
DIV_SELB0
VCO_SEL
MR
V
CCO
_
A
QA0
nQA0
CLK_ENB
CLK_ENA
FB_DIV
V
CCA
V
CC
DIV_SELA0
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
DIV_SELB1
V
CCO
_
B
QB0
nQB0
QB1
nQB1
XTAL_SEL
TEST_CLK
XTAL_IN
XTAL_OUT
V
EE
DIV_SELA1
B
LOCK
D
IAGRAM
CLK_ENA
上拉
DIV_SELA [1 :0]的
VCO_SEL
上拉
上拉
ICS843003I-01
24引脚TSSOP
4.40毫米X 7.8毫米X 0.92毫米
包体
G封装
顶视图
QA0
TEST_CLK
下拉
0
00
01
0
10
11
÷1
÷2
÷3
÷4
(默认)
nQA0
XTAL_IN
OSC
XTAL_OUT
XTAL_SEL
上拉
1
探测器
VCO
1
QB0
FB_DIV
0 = 25 ÷ (默认)
1 = ÷32
00
01
10
11
÷2
÷4
÷5
÷8
(默认)
nQB0
QB1
nQB1
FB_DIV
下拉
DIV_SELB [1 :0]的
MR
上拉
下拉
CLK_ENB
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司( ICS)保留更改任何电路或规格,恕不另行通知。
843003AGI-01
www.icst.com/products/hiperclocks.html
REV 。一个2005年5月26日
1
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
TYPE
描述
司选择引脚为银行B.默认=高。
上拉
LVCMOS / LVTTL接口电平。
VCO选择引脚。低时, PLL被旁路,晶体或参考
TEST_CLK (取决于XTAL_SEL设定)被直接传递到
上拉
输出分频器。有一个内部上拉电阻使PLL不被绕过
默认情况下。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时,内部分频器复位
造成真正的输出QX走低, INVER泰德输出nQx
下拉变高。当逻辑低电平时,内部分隔和输出是
启用。有一个内部下拉电阻使的开机默认状态
输出和分频器使能。 LVCMOS / LVTTL接口电平。
输出电源引脚银行A输出。
差分输出对。 LVPECL接口电平。
同步时钟使能为银行B输出。高电平有效输出使能。
当逻辑高电平时,输出一对在银行B被启用。当逻辑LOW时,
QB输出为低电平, NQB输出为高。具有内部上拉
电阻使输出的默认电状态已启用。
LVCMOS / LVTTL接口电平。参见图1 。
同步时钟使能为银行A输出。高电平有效输出使能。
当逻辑高电平时,输出对在A银行已启用。当逻辑LOW时,
QA输出为低电平和NQA输出为高电平。有一个内部上拉电阻
所以输出的默认电状态已启用。
LVCMOS / LVTTL接口电平。参见图1 。
反馈鸿沟选择。当低(默认值) ,反馈分压器设置为
÷ 25 。当HIGH ,反馈分频器设置为÷ 32 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
1
24
2
名字
DIV_SELB0
DIV_SELB1
VCO_SEL
输入
输入
3
MR
输入
4
5, 6
V
CCO_A
QA0 , nQA0
动力
OUPUT
7
CLK_ENB
输入
上拉
8
CLK_ENA
输入
上拉
9
10
11
12
13
14
15, 16
FB_DIV
V
CCA
V
CC
DIV_SELA0
DIV_SELA1
V
EE
XTAL_OUT ,
XTAL_IN
TEST_CLK
输入
动力
动力
输入
动力
输入
下拉
17
输入
18
19, 20
21, 22
XTAL_SEL
nQB1 , QB1
nQB0 , QB0
输入
产量
产量
核心供电引脚。
司选择引脚为银行A.默认值= HIGH 。
上拉
LVCMOS / LVTTL接口电平。
负电源引脚。
并联谐振晶体界面。 XTAL_OUT是输出, XTAL_IN是
输入。 XTAL_IN也是超速脚,如果你想要过载晶体
电路与单端的参考时钟。
单端参考时钟输入。有一个内部下拉电阻来拉
下拉到默认低电平状态。可以离开,如果使用晶体界面浮动。
LVCMOS / LVTTL接口电平。
水晶选择引脚。单端TEST_CLK或晶体之间的选择
上拉
界面。有一个内部上拉电阻使晶体界面选择
在默认情况下。 LVCMOS / LVTTL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
动力
输出电源引脚银行B输出。
23
V
CCO_B
注意:
上拉和下拉
是指内部输入电阻。见表2 ,引脚特性,为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
843003AGI-01
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年5月26日
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
M / N
乘法
因素
25
12.5
12.500
8.333
6.25
6.25
6.25
32
16
16
10.667
8
8
8
QA0/nQA0
产量
频率
(兆赫)
62 5
312.5
250
187.5
156.25
150
125
622.08
311.04
250
200
155.52
15 0
125
T
ABLE
3A 。 B
ANK
A F
Characteristic低频
T
ABLE
输入
晶振频率
(兆赫)
25
25
20
22.5
25
24
20
19.44
19.44
15.625
18.75
19.44
18.75
15.625
FB_DIV
0
0
0
0
0
0
0
1
1
1
1
1
1
1
DIV_SELA1 DIV_SELA0
0
0
0
1
1
1
1
0
0
0
1
1
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
1
反馈
分频器
25
25
25
25
25
25
25
32
32
32
32
32
32
32
银行
输出分频器
1
2
2
3
4
4
4
1
2
2
3
4
4
4
T
ABLE
3B. B
ANK
B不
Characteristic低频
T
ABLE
输入
晶振频率
(兆赫)
25
20
25
24
20
25
25
24
20
19.44
15.625
19.44
18.75
15.625
15.625
19.44
18.75
15.625
843003AGI-01
FB_DIV
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
DIV_SELB1
0
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
1
DIV_SELB0
0
0
1
1
1
0
1
1
1
0
0
1
1
1
0
1
1
1
反馈
分频器
25
25
25
25
25
25
25
25
25
32
32
32
32
32
32
32
32
32
B组
输出分频器
2
2
4
4
4
5
8
8
8
2
2
4
4
4
5
8
8
8
M / N
乘法
因素
12.5
12.5
6.25
6.25
6.25
5
3.125
3.125
3.125
16
16
8
8
8
6. 4
4
4
4
QB0/nQB0
产量
频率
(兆赫)
312.5
250
156.25
150
12 5
125
78.125
75
62.5
311.04
250
155.52
150
12 5
10 0
77.76
75
62.5
REV 。一个2005年5月26日
www.icst.com/products/hiperclocks.html
3
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
输出
QA
÷1
÷2
÷3
÷4
输入
DIV_SELB1
0
0
1
1
DIV_SELB0
0
1
0
1
输出
QB
÷2
÷4
÷5
÷8
T
ABLE
3C 。 Ø
安输出
B
ANK
C
ONFIGURATION
S
ELECT
F
油膏
T
ABLE
输入
DIV_SELA1
0
0
1
1
DIV_SELA0
0
1
0
1
T
ABLE
3D 。 ˚F
EEDBACK
D
IVIDER
C
ONFIGURATION
S
ELECT
F
油膏
T
ABLE
输入
FB_DIV
0
1
反馈鸿沟
÷25
÷32
TEST_CLK
启用
CLK_ENx
nQA0,
nQB0 : nQB1
QA0,
QB0 : QB1
F
IGURE
1. CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3E 。 CLK_ENA S
ELECT
F
油膏
T
ABLE
输入
CLK_ENA
0
1
QA0
活跃
输出
nQA0
活跃
T
ABLE
3F 。 CLK_ENB S
ELECT
F
油膏
T
ABLE
输入
CLK_ENB
0
1
活跃
输出
QB0 : QB1
nQB0 : nQB1
活跃
843003AGI-01
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年5月26日
初步
集成
电路
系统公司
ICS843003I-01
F
EMTO
C
™ C
RYSTAL
-
TO
-3.3V LVPECL
F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
70 ℃/ W( 0 LFPM )
-65 ℃〜150 ℃的
注:如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压,V
CC
输入,V
I
输出,我
O
连续电流
浪涌电流
封装的热阻抗,
θ
JA
贮藏温度,T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC ç
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ± 5 % , TA = -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO_A ,B
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
121
15
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC ç
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ± 5 % , TA = -40°C
TO
85°C
符号
V
IH
V
IL
参数
输入高电压
输入低电压
输入
HIGH CURRENT
TEST_CLK , MR, FB_DIV
DIV_SELA0 , DIV_SELA1 ,
DIV_SELB0 , DIV_SELB1 ,
VCO_SEL , XTAL_SEL ,
CLK_ENA , CLK_ENB
TEST_CLK , MR, FB_DIV
DIV_SELA0 , DIV_SELA1 ,
DIV_SELB0 , DIV_SELB1 ,
VCO_SEL , XTAL_SEL ,
CLK_ENA , CLK_ENB
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
µA
µA
µA
µA
I
IH
I
IL
输入
低电流
T
ABLE
4C 。 LVPECL DC ç
极特
,
V
CC
= V
CCA
= V
CCO_A
= V
CCO_B
= 3.3V ± 5 % , TA = -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 0.9
V
CCO
- 1.7
1.0
单位
V
V
V
注1 :输出端接50
Ω
到V
CCO
- 2V.
843003AGI-01
www.icst.com/products/hiperclocks.html
5
REV 。一个2005年5月26日
相关元器件产品Datasheet PDF文档

ICS843003I-01

FEMTOCLOCKS-TM CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
27 ICS

ICS843003I-01

FEMTOCLOCKS-TM CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
10 ICS

ICS843003I-09

FEMTOCLOCKS? CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
32 IDT

ICS843004

FEMTOCLOCKS⑩ LVCMOS/CRYSTAL-TO- 3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
33 ICS

ICS843004

FEMTOCLOCKS⑩ LVCMOS/CRYSTAL-TO- 3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
27 ICS

ICS843004-01

FEMTOCLOCKS-TM CRYSTAL-TO- 3.3V LVPECL FREQUENCY SYNTHESIZER
暂无信息
7 ICS
    ICS843003AI01
    应用领域和描述

    FEMTOCLOCKS-TM CRYSTAL-TO-3.3V LVPECL FREQUENCY SYNTHESIZER
    FEMTOCLOCKS -TM CRYSTAL - TO- 3.3V LVPECL频率合成器

    总13页 (195K) INTEGRATED CIRCUIT SYSTEMS
    INTEGRATED CIRCUIT SYSTEMS
    第一页预览: