MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
数据表
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
9ZX21201
概述
特点/优势
采用节省空间的64引脚封装
固定的反馈路径/ 0PS输入 - 输出延迟
9可选择的SMBus地址/多张设备可共享
同样的SMBus段
12 OE #引脚/每路输出的硬件控制
PLL或旁路模式/ PLL可以去抖动输入时钟
为100MHz或133MHz的PLL操作模式/支持PCIe
和QPI的应用
可选的PLL带宽/最小化的抖动峰值
下游PLL的
扩频兼容/曲目蔓延输入时钟
较低的EMI
PLL带宽的软件控制和旁路设置/
PLL可以去抖动输入时钟(B版本只)
该IDT9ZX21201是一个12输出DB1200Z适用于PCI- Express的•
第3代或QPI的应用程序。该部分是向后兼容
的PCIe Gen1和Gen2 。固定的外部反馈保持低漂移•
关键QPI的应用程序。在旁路模式下, IDT9ZX21201可•
提供输出高达150MHz 。
推荐应用
为的Romley和新12路输出的PCIe 3代/ QPI差分缓冲器
平台
关键的特定连接的阳离子
周期到周期抖动<50ps
输出至输出歪曲< 65 PS
输入至输出延迟变化<50ps
3代的PCIe相位抖动< 1.0ps RMS
QPI 9.6GT / s的12UI的相位抖动< 0.2ps RMS
输出特性
12 - 0.7V的差分HCSL输出对
功能框图
OE ( 11 : 0 ) #
DFB_OUT
Z- PLL
( SS兼容)
DIF ( 11 : 0 )
DIF_IN
DIF_IN #
HIBW_BYPM_LOBW #
100M_133M#
CKPWRGD / PD #
SMB_A0_tri
SMB_A1_tri
SMBDAT
SMBCLK
逻辑
IREF
注意:
即使反馈是固定的, DFB_OUT仍然需要
终止网络的一部分发挥功能。
IDT
®
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
1682B - 12/08/11
1
9ZX21201
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
DIF_11#
DIF_10#
vOE11#
vOE10#
引脚配置
DIF_11
DIF_10
DIF_9#
DIF_8#
vOE9#
vOE8#
DIF_9
DIF_8
GND
VDD
VDD
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
VDDA
GNDA
IREF
100M_133M#
HIBW_BYPM_LOBW #
CKPWRGD_PD #
GND
VDDR
DIF_IN
DIF_IN #
SMB_A0_tri
SMBDAT
SMBCLK
SMB_A1_tri
DFB_OUT #
DFB_OUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
vOE0#
vOE1#
DIF_0
DIF_0#
DIF_1
DIF_1#
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
vOE2#
vOE3#
DIF_3
DIF_3#
VDD
GND
DIF_7#
DIF_7
vOE7#
vOE6#
DIF_6#
DIF_6
GND
VDD
DIF_5#
DIF_5
vOE5#
vOE4#
DIF_4#
DIF_4
GND
9ZX21201
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
DIF_2
DIF_2#
GND
VDD
VDD
注:引脚与^前缀内部有〜 100K上拉
针用v前缀内部有〜 100K下拉。
三电平输入阈值
水平
电压
<0.8V
MID
1.2<Vin<1.8V
VIN > 2.2V
MLF电源连接
引脚数
VDD
1
8
VDD
GND
2
7
24,32,49,57
23,33,41,48,
58
VDD
描述
模拟PLL
模拟量输入
DIF时钟
在功能上电( PLL模式)
DIF_IN
100M_133M#
(兆赫)
1
100.00
0
133.33
PLL操作模式回读表
HIBW_BYPM_LOBW #
字节0 ,第7位
低( BW )
0
MID(旁路)
0
高( BW )
1
PLL操作模式
HIBW_BYPM_LOBW #
MID
模式
PLL BW罗
绕行
PLL BW喜
DIF
DIF_IN
DIF_IN
字节0 ,位6
0
1
1
25,40,56
9ZX21201的SMBus地址
SMBus的地址
SMB_A1_tri SMB_A0_tri (RD / WRT位= 0 )
0
D8
0
0
M
DA
1
0
DE
M
0
C2
M
C4
M
1
M
C6
0
1
CA
M
1
CC
1
1
CE
注: PLL关闭旁路模式
IDT
®
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
1682B- 12/08/11
2
9ZX21201
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
引脚说明
针#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
引脚名称
VDDA
GND之间的
IREF
100M_133M#
HIBW_BYPM_LOBW #
CKPWRGD_PD #
GND
VDDR
DIF_IN
DIF_IN #
SMB_A0_tri
SMBDAT
SMBCLK
SMB_A1_tri
DFB_OUT #
DFB_OUT
DIF_0
DIF_0#
vOE0#
vOE1#
DIF_1
DIF_1#
GND
VDD
VDD
DIF_2
DIF_2#
vOE2#
vOE3#
DIF_3
DIF_3#
VDD
TYPE
DESCR iption
PWR 3.3V电源为PLL内核。
PWR接地引脚为PLL内核。
此销规定了差分电流模式输出对参考。它需要一个固定精度
输出电阻连接到地。 475ohm是100欧姆差分阻抗的标准值。其它阻抗要求
不同的值。见数据表。
3.3V的输入选择工作频率
IN
看到功能表定义
三电平输入选择高带宽,绕道或低带宽模式。
IN
见PLL操作模式表的详细信息。
通知设备采样锁存输入和上第一高的断言,或者退出掉电模式的启动
IN
随后的断言。低进入掉电模式。
PWR接地引脚。
3.3V电源差分输入时钟(接收器) 。此性病应将D处理作为模拟电源轨和
PWR
适当过滤。
IN
0.7 V差分输入TRUE
IN
0.7 V差分Ç omplementary输入
SMBus的地址位。这是一个三电平输入,在协同工作的SMB_A1解码9 1的SMBus
IN
地址。
I / O
SMBUS电路的数据引脚,可承受5V
IN
SMBUS电路的时钟引脚,可承受5V
SMBus的地址位。这是一个三电平输入,在协同工作的SMB_A0解码9 1的SMBus
IN
地址。
微分反馈输出的互补的一半,提供反馈信号到PLL同步
OUT
与输入时钟,以消除相位误差。
微分反馈输出的真一半,提供反馈信号到PLL用于与所输入的同步
OUT
钟,以消除相位误差。
输出0.7V的差分真正的时钟输出
输出0.7V的差分互补时钟输出
低电平输入使DIF对0 。
IN
1 =禁用输出, 0 =使能输出
低电平输入使DIF对1 。
IN
1 =禁用输出, 0 =使能输出
输出0.7V的差分真正的时钟输出
输出0.7V的差分互补时钟输出
PWR接地引脚。
PWR电源,标称3.3V
PWR电源,标称3.3V
输出0.7V的差分真正的时钟输出
输出0.7V的差分互补时钟输出
低电平输入使DIF对2 。
IN
1 =禁用输出, 0 =使能输出
低电平输入使DIF对3 。
IN
1 =禁用输出, 0 =使能输出
输出0.7V的差分真正的时钟输出
输出0.7V的差分互补时钟输出
PWR电源,标称3.3V
IDT
®
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
1682B- 12/08/11
3
9ZX21201
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
引脚说明(续)
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
GND
DIF_4
DIF_4#
vOE4#
vOE5#
DIF_5
DIF_5#
VDD
GND
DIF_6
DIF_6#
vOE6#
vOE7#
DIF_7
DIF_7#
GND
VDD
DIF_8
DIF_8#
vOE8#
vOE9#
DIF_9
DIF_9#
VDD
VDD
GND
DIF_10
DIF_10#
vOE10#
vOE11#
DIF_11
DIF_11#
PWR
OUT
OUT
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
OUT
OUT
PWR
PWR
PWR
OUT
OUT
IN
IN
OUT
OUT
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
低电平输入使DIF对4
1 =禁用输出, 0 =使能输出
低电平输入使DIF一双5.该引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电,标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
低电平输入使DIF对6.该引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
低电平输入使DIF对7.该引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
接地引脚。
供电,标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
低电平输入使DIF对8.该引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
低电平输入使DIF对9.该引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电,标称3.3V
供电,标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
低电平输入使DIF对10这个引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
低电平输入使DIF对11这个引脚具有内部上拉下来
1 =禁用输出, 0 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
IDT
®
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
1682B- 12/08/11
4
9ZX21201
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
电气特性 - 绝对最大额定值
参数
符号
条件
VDD核心逻辑和PLL
GND-0.5
除了SMBus接口
SMBus时钟和数据引脚
-65
人体模型
2000
V
DD
+0.5V
5.5V
150
125
典型值
3.3V内核电源电压VDD , VDDA
输入低电压
V
IL
输入高电压
V
IH
输入高电压
V
IHSMB
储存温度
结温
输入ESD保护
1
2
最大
4.6
单位备注
V
V
V
V
°
Ts
Tj
ESD PROT
C
°C
V
1,2
1
1
1
1
1
1
通过设计和特性保证,而不是100 %生产测试。
在这些条件下操作,既没有暗示也没有保证。
电气特性 - 输入/电源/通用参数
T
A
= T
COM
;电源电压V
DD/
V
DDA
= 3.3 V +/-5%
参数
工作环境
温度
输入高电压
输入低电压
符号
T
COM
V
IH
V
IL
I
IN
输入电流
I
INP
F
IBYP
F
Ipll
F
Ipll
L
C
IN
C
INDIF_IN
C
OUT
CLK稳定
输入SS调制
频率
OE #延迟
Tdrive_PD #
TFALL
素养
SMBus输入低电压
SMBus输入高电压
SMBus的输出低电压
SMBus的灌电流
标称总线电压
SCLK / SDATA上升时间
SCLK / SDATA下降时间
SMBus的工作
频率
1
2
条件
Commmercial范围
单端输入,除了SMBus的低
阈值和三电平输入
单端输入,除了SMBus的低
阈值和三电平输入
单端输入,V
IN
= GND ,V
IN
= VDD
单端输入
V
IN
= 0 V ;输入,内部上拉电阻
V
IN
= VDD ;输入具有内部上拉下拉电阻
V
DD
= 3.3 V ,旁路模式
V
DD
= 3.3V , 100MHz的PLL模式
V
DD
= 3.3 V , 133.33MHz PLL模式
除了DIF_IN ,逻辑输入
DIF_IN差分时钟输入
输出引脚电容
从V
DD
加电后输入时钟
稳定或去断言PD #为第一钟
允许的频率
(三角波调制)
后OE #断言DIF开始
后OE #的无效DIF站
DIF输出使能后
PD #去断言
秋季的控制输入时间
上涨的控制输入时间
0
2
GND - 0.3
-5
-200
33
90
120
1.5
1.5
典型值
最大
70
V
DD
+ 0.3
0.8
5
200
150
110
147
7
5
2.7
6
单位备注
°C
V
V
uA
uA
兆赫
兆赫
兆赫
nH
pF
pF
pF
ms
千赫
us
ns
ns
V
V
V
mA
V
ns
ns
千赫
1
1
1
1
1
2
2
2
1
1
1,4
1
1,2
1
1
1,3
1,2
1,2
1
1
1
1
1
1
1
1,5
输入频率
引脚电感
电容
100.00
133.33
T
f
MODIN
t
LATOE #
t
DRVPD
t
F
t
R
V
ILSMB
V
IHSMB
V
OLSMB
I
上拉
V
DDSMB
t
RSMB
t
FSMB
f
MAXSMB
0.300
30
4
6
16
1
33
12
300
10
10
0.8
2.1
@ I
上拉
@ V
OL
3V至5V +/- 10 %
(最大VIL - 0.15 )至(最小VIH + 0.15 )
(最小VIH + 0.15 )至(最大VIL - 0.15 )
SMBus的最大工作频率
4
2.7
V
DDSMB
0.4
5.5
1000
300
100
通过设计和特性保证,而不是100 %生产测试。
控制输入必须是单调的,从20%至80 %的输入的摆动。
3
从的无效时间,直到输出为>200毫伏
4
DIF_IN输入
5
差分输入时钟必须处于运行状态的SMBus活跃
IDT
®
12 ,输出差分Z缓冲的第二代PCIe / 3和QPI
1682B- 12/08/11
5
相关元器件产品Datasheet PDF文档

9ZX21501B

15-Output Differential Zbuffer for PCIe Gen2/3 and QPI
32 IDT

9ZX21501BKLF

15-Output Differential Zbuffer for PCIe Gen2/3 and QPI
22 IDT

9ZX21501BKLFT

15-Output Differential Zbuffer for PCIe Gen2/3 and QPI
39 IDT

9ZX21901B

19-Output Differential Zbuffer for PCIe Gen2/3 and QPI
66 IDT

9ZX21901BKLF

19-Output Differential Zbuffer for PCIe Gen2/3 and QPI
55 IDT

9ZX21901BKLFT

19-Output Differential Zbuffer for PCIe Gen2/3 and QPI
51 IDT