MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
快速
32K ×16银行可切换
双端口SRAM与
外部银行选择
x
IDT707278S/L
特点
32K ×16行切换的双端口SRAM架构
- 四个独立的8K ×16银行
- 512千比特的存储器芯片
快速异步地址到数据存取时间: 15ns的
用户控制输入引脚包括银行选择
异步地址&独立端口控制
数据总线
提供给每个端口的接口4个16位的邮箱
处理器通信;中断选项
x
x
x
x
x
x
x
x
中断标志位可编程遮蔽
双芯片能够允许深度扩展,而不
外部逻辑
UB
LB
可用于x8或x16总线匹配
TTL兼容,单5V ( ± 10 % )电源
采用100引脚薄型四方扁平封装( 14毫米X 14毫米)
x
功能框图
MUX
读/写
L
CE
0L
CE
1L
UB
L
LB
L
OE
L
8Kx16
内存
ARRAY
( BANK 0 )
MUX
I / O
8L-15L
I / O
0L-7L
I / O
控制
MUX
8Kx16
内存
ARRAY
( BANK 1 )
MUX
I / O
控制
I / O
8R-15R
I / O
0R-7R
读/写
R
CE
0R
CE
1R
UB
R
LB
R
OE
R
控制
逻辑
控制
逻辑
A
12L
A
0L(1)
地址
解码
地址
解码
A
12R
A
0R(1)
BA
1L
BA
0L
银行
解码
MUX
8Kx16
内存
ARRAY
(银行3 )
MUX
银行
解码
BA
1R
BA
0R
BKSEL
3(2)
BKSEL
0(2)
银行
SELECT
A
5L(1)
A
0L(1)
LB
L
/ UB
L
OE
L
读/写
L
CE
L
邮箱
打断
逻辑
A
5R(1)
A
0R(1)
LB
R
/ UB
R
OE
R
读/写
R
CE
R
MBSEL
L
INT
L
MBSEL
R
INT
R
3739 DRW 01
注意事项:
1.前六个地址引脚,每个端口有双重功能。当
MBSEL
= V
IH
时,销作为存储器的地址输入端。当
MBSEL
= V
IL
时,销
作为邮箱地址输入。
2 。每家银行都分配一个输入引脚,允许用户切换的两个端口之间的那家银行的分配。请参考真值表我的
更多的细节。
2000年5月
1
©2000集成设备技术有限公司
DSC六分之三千七百三十九
IDT707278S/L
32K ×16行切换的双端口SRAM与外部银行选择
工业和商业温度范围
描述
该IDT707278是一个高速32K ×16 ( 512K位)银行可切换
双端口SRAM分为四个独立的8K ×16的银行。该
器件具有独立的控制,地址两个独立的端口,
I / O引脚的每个端口,允许每个端口异步地访问任何
8K X尚未访问的另一个端口16的内存块。访问
通过端口转化为具体的银行通过银行选择引脚输入控制
根据用户的控制。提供邮箱,以便处理器间
通信。提供中断指示的邮箱写有
发生了。由芯片控制的自动断电功能使
( CE
0
和CE
1
)允许芯片上的电路,每个端口对一非常进入
低待机功耗模式,可以快速深度扩展。
该IDT707278提供最大地址到数据存取时间快
如为15ns ,并封装在一个100引脚薄型四方扁平封装( TQFP ) 。
四)。一旦银行被分配给一个特定的端口,该端口具有完全访问
阅读和银行内部写。每个端口可以被指定为多
阵列内的银行可以根据需要,直到并包括所有四个存储体。
该IDT707278提供的邮箱,以便处理器间commu-
通信业。每个端口有四个可用的16位邮箱寄存器向其中
它可以写入和读出和其相反的端口可以是只读的。这些
邮箱是外部给公共SRAM阵列,和被访问
通过设置
MBSEL
= V
IL
同时设定
CE
= V
IH
。每个邮箱都有一个
相关的中断:一个端口可以产生中断,相反港
通过写入到它的四个16位的邮箱中任一项的高字节。该
中断端口可以通过读取高位字节清除中断。这个读
不会改变邮箱的内容。
如果需要的话,中断对任何来源的,可以独立地通过掩蔽
软件。提供两个寄存器允许中断的解释:
中断原因寄存器和中断状态寄存器。该
中断原因寄存器给用户的是什么原因造成的快照
要生成的中断 - 写入到特定的邮箱。该
该寄存器提供的信息后屏蔽信号中断源
已掩蔽将不被更新。中断状态寄存器
给用户的所有位的状态可能潜在地引起中断
不管他们是否已被遮盖。真值表V给人一种
利用这些寄存器的详细的解释。
的功能
该IDT707278是一个高速异步32K ×16的世行
可切换的双端口SRAM ,分为四个8K ×16的银行。两
端口允许独立的,同时访问到不同的银行
共享的阵列中。有四个用户控制的银行选择输入
销,并且每个这些引脚与内部的一个特定银行相关联的
存储器阵列。访问特定的银行是通过将获得的
相关银行选择引脚处于适当的状态: V
IH
指定银行
到左侧端口,和V
IL
指定银行正确的端口(见真值表
6.42
2
IDT707278S/L
32K ×16行切换的双端口SRAM与外部银行选择
工业和商业温度范围
销刀豆网络gurations
(1,2,3)
指数
A
6L
A
7L
A
8L
A
9L
A
10L
A
11L
NC
NC
BKSEL
0
LB
L
UB
L
CE
0L
CE
1L
MBSEL
L
VCC
读/写
L
OE
L
GND
GND
I / O
15L
I / O
14L
I / O
13L
I / O
12L
I / O
11L
I / O
10L
10099 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
75
2
74
3
73
1
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
BA
1L
BA
0L
A
12L
NC
BKSEL
1
INT
L
GND
GND
INT
R
BKSEL
2
A
12R
BA
0R
BA
1R
A
0R
A
1R
A
2R
A
3R
A
4R
A
5R
IDT707278
PN100-1
100-PIN
TQFP
TOP VIEW ( 3 )
A
6R
A
7R
A
8R
A
9R
A
10R
A
11R
NC
NC
BKSEL
3
LB
R
UB
R
CE
0R
CE
1R
MBSEL
R
GND
读/写
R
OE
R
GND
GND
I / O
15R
I / O
14R
I / O
13R
I / O
12R
I / O
11R
I / O
10R
3739 DRW 02
.
51
25
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
注意事项:
1.所有V
CC
引脚必须连接到电源。
2.所有GND引脚都必须连接到接地电源。
3.包体约为14毫米X 14毫米X 1.4毫米。
4.这个包的代码来引用该包图。
5.本文并不表示实际的部分标记的方向。
I / O
9L
I / O
8L
VCC
I / O
7
L
I / O
6L
I / O
5L
I / O
4L
I / O
3L
I / O
2L
GND
I/O1
L
I / O
0L
GND
I / O
0R
I / O
1R
I / O
2R
I / O
3R
I / O
4R
I / O
5R
I / O
6R
VCC
I / O
7R
I / O
8R
I / O
9R
NC
引脚名称
A
0
- A
12
(1,6)
BA
0
- BA
1
(1)
MBSEL
(1)
BKSEL
0-3
(2)
读/写
(1)
OE
(1)
CE
0
,
CE
1
(1)
UB , LB
(1)
I / O
0
- I / O
15
(1)
INT
(1)
V
CC
(4)
GND
(5)
地址输入
银行地址输入
邮箱访问控制栅极
银行选择输入
读/写使能
OUTPUT ENABLE
芯片使
I / O字节使能
双向数据输入/输出
中断标志(输出)
(3)
+5VPower
3739 TBL 01
注意事项:
每端口1复制。
2.每一行都有一个指定的输入管脚,其允许用户来切换分配
两个端口之间的那家银行。请参考真值表IV的更多细节。当
改变银行作业,受影响的银行的访问必须是
暂停。访问可能会继续不间断地在银行不存在
重新分配。
3.生成后,邮箱的访问。
4.所有的Vcc引脚必须连接到电源。
5.所有GND引脚都必须连接到接地电源。
6.前六个地址引脚(A
0
-A
5
)为每个端口有双重功能。当
MBSEL
= V
IH
时,销作为存储器的地址输入端。当
MBSEL
= V
IL
,
引脚作为邮箱地址输入(A
6
-A
12
忽略)。
6.42
3
IDT707278S/L
32K ×16行切换的双端口SRAM与外部银行选择
工业和商业温度范围
真值表I - 芯片使能
(1,2,3,4)
CE
CE
0
V
IL
L
& LT ; 0.2V
V
IH
H
X
& GT ; V
CC
-0.2V
X
CE
1
V
IH
& GT ; V
CC
-0.2V
X
V
IL
X
<0.2V
端口选择( TTL活动)
端口选择( CMOS有源)
端口取消( TTL无效)
端口取消( TTL无效)
端口取消( CMOS无效)
端口取消( CMOS无效)
3739 TBL 02
模式
注意事项:
1.芯片使能引用上面显示与实际
CE
0
和CE
1
的水平,
CE
只是一个参考。
2.端口"A"和"B"引用位于何处
CE
被使用。
3. "H" = V
IH
和"L" = V
IL
.
4.
CE
MBSEL
不能活动在同一时间。
真值表II - 非争读/写控制
输入
(1)
CE
(2)
H
X
(3)
L
L
L
L
L
L
X
(3)
读/写
X
X
L
L
L
H
H
H
X
OE
X
X
X
X
X
L
L
L
H
UB
X
H
L
H
L
L
H
L
X
LB
X
H
H
L
L
H
L
L
X
MBSEL
H
X
(3)
H
H
H
H
H
H
X
(3)
I / O
8-15
高-Z
高-Z
数据
IN
高-Z
数据
IN
数据
OUT
高-Z
数据
OUT
高-Z
输出
I / O
0-7
高-Z
高-Z
高-Z
数据
IN
数据
IN
高-Z
数据
OUT
数据
OUT
高-Z
Deselcted :掉电
两个字节取消选择
写字节上仅
写低字节只
写两个字节
读高字节只
读低字节只
阅读两个字节
输出禁用
3739 TBL 03
模式
注意事项:
1. BA
0L
- BA
1L
〜 BA
0R
- BA
1R
:不能同时从两个端口访问同一家银行。
2.参考真值表I.
3.
CE
MBSEL
不能同时处于活动状态的同时。
真值表III - 邮箱读/写控制
(1)
输入
CE
(2)
H
H
H
L
读/写
H
H
L
X
OE
L
L
X
X
UB
X
(3)
L
L
(3)
X
LB
X
(3)
L
L
(3)
X
MBSEL
L
L
L
L
I / O
8-15
数据
OUT
数据
OUT
数据
IN
____
输出
I / O
0-7
数据
OUT
数据
OUT
数据
IN
____
模式
从邮箱读取数据,
清除中断
从邮箱读取数据,
清除中断
将数据写入到邮箱
不允许
3739 TBL 04
注意事项:
1.有从所有的I / O的(我写和读每端口4的邮箱位置/ O
0
-I / O
15
) 。这四个邮箱被A处理
0
-A
5.
参考
真值表V.
2.参考真值表I.
3.每个邮箱位置包含一个16位的字,可控的以字节为单位设置的输入电平,以
UB
LB
适当。
6.42
4
IDT707278S/L
32K ×16行切换的双端口SRAM与外部银行选择
工业和商业温度范围
绝对最大额定值
(1)
符号
V
TERM
(2)
等级
端电压
对于
到GND
温度
在偏置
存储
温度
DC输出
当前
广告
&放大器;产业
-0.5到+7.0
单位
V
最大工作
温度和电源电压
(1)
GRADE
广告
环境
温度
0
O
C至+70
O
C
-40
O
C至+ 85
O
C
GND
0V
0V
VCC
5.0V
+
10%
5.0V
+
10%
3739 TBL 06
T
BIAS
T
英镑
I
OUT
-55到+125
-65到+150
50
o
C
C
产业
o
注意事项:
1.这是参数T
A
。这是"instant on"外壳温度。
mA
3739 TBL 05
注意事项:
1.强调超过绝对最大额定值可能
对器件造成永久性损坏。这是一个值仅为
该设备在这些或以上的任何其他条件的功能操作
在本规范的业务部门所标明是不是暗示。曝光
在绝对最大额定值条件下工作会影响
可靠性。
2. V
TERM
必须不超过Vcc的+ 10%的周期时间为10ns或25%以上
最大,并且被限制为< 20毫安为Ⅴ的周期
TERM
& GT ; Vcc的+ 10% 。
建议的直流工作
条件
符号
V
CC
GND
V
IH
V
IL
参数
电源电压
输入高电压
输入低电压
分钟。
4.5
0
2.2
-0.5
(1)
典型值。
5.0
0
____
马克斯。
5.5
0
6.0
(2)
0.8
单位
V
V
V
V
3739 TBL 07
____
电容
(1)
符号
C
IN
C
OUT
(3)
(T
A
= + 25 ° C,F = 1.0MHz的) TQFP封装
参数
输入电容
输出电容
条件
(2)
V
IN
= 3DV
V
OUT
= 3DV
马克斯。
9
10
单位
pF
pF
3739 TBL 08
注意事项:
1. V
IL
> -1.5V脉冲宽度小于10ns的。
2. V
TERM
必须不超过Vcc的+ 10% 。
注意事项:
1,这个参数是由器件特性决定的,但不是生产
测试。
2. 3DV表示插电容量时的输入和输出信号
从0V切换到3V或3V至0V 。
3. C
OUT
表示C
I / O
为好。
DC电气特性在工作
温度和电源电压范围
(V
CC
= 5.0V ± 10%)
707278S
符号
|I
LI
|
|I
LO
|
V
OL
V
OH
参数
输入漏电流
(1)
输出漏电流
输出低电压
输出高电压
测试条件
V
CC
= 5.5V, V
IN
= 0V至V
CC
CE
= V
IH
,
MBSEL
= V
IH
, V
OUT
= 0V至V
CC
I
OL
= + 4毫安
I
OH
= -4mA
分钟。
___
707278L
分钟。
___
马克斯。
10
10
0.4
___
马克斯。
5
5
0.4
___
单位
µA
µA
V
V
3739 TBL 09
___
___
___
___
2.4
2.4
注意:
1.在Vcc
& LT ;
2.0V ,输入泄漏是不确定的。
6.42
5
相关元器件产品Datasheet PDF文档

IDT707278L15PF

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
16 IDT

IDT707278L15PF

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
19 IDT

IDT707278L15PFI

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
33 IDT

IDT707278L15PFI

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
17 IDT

IDT707278L20PF

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
20 IDT

IDT707278L20PF

HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
16 IDT
    IDT707278L
    应用领域和描述
    静态存储器

    HIGH-SPEED 32K x 16 BANK-SWITCHABLE DUAL-PORTED SRAM WITH EXTERNAL BANK SELECTS
    高速32K ×16的BANK切换的双端口SRAM与外部区段选择

    总16页 (136K) INTEGRATED DEVICE TECHNOLOGY
    INTEGRATED DEVICE TECHNOLOGY
    第一页预览: