电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
MAX4063EUD  MAX4063ETE  MAX4063_11  MAX4063  
IDT71V65802S100BQI 256K ×36 , 512K ×18的3.3V同步ZBT SRAM的2.5VI / O,突发计数器输出流水线 (256K x 36, 512K x 18 3.3V Synchronous ZBT SRAMs 2.5V I/O, Burst Counter Pipelined Outputs)
.型号:   IDT71V65802S100BQI
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 256K ×36 , 512K ×18的3.3V同步ZBT SRAM的2.5VI / O,突发计数器输出流水线
256K x 36, 512K x 18 3.3V Synchronous ZBT SRAMs 2.5V I/O, Burst Counter Pipelined Outputs
文件大小 :   971 K    
页数 : 26 页
Logo:   
品牌   IDT [ INTEGRATED DEVICE TECHNOLOGY ]
购买 :   
  浏览型号IDT71V65802S100BQI的Datasheet PDF文件第2页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第3页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第4页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第5页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第6页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第7页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第8页 浏览型号IDT71V65802S100BQI的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
256K X 36 , 512K ×18
3.3V同步ZBT SRAM的™
2.5V的I / O ,突发计数器
流水线输出
x
x
x
x
x
x
x
x
x
x
x
x
x
IDT71V65602
IDT71V65802
特点
256K ×36 , 512K ×18的内存配置
支持高性能系统的运行速度 - 150MHz的
( 3.8ns时钟到数据访问)
ZBT
TM
特点 - 读和写周期之间无死循环
内部同步输出缓冲器能消除
需要控制
OE
单R / W (读/写)控制引脚
W
正时钟边沿触发的地址,数据和控制
信号注册了全流水线的应用
4字突发能力(交错或线性)
单个字节写( BW
1
-
BW
4
)控制(可配合活动)
BW
三芯片使简单的深度扩张
3.3V电源( ± 5 % )
2.5V的I / O电压(V
DDQ
)
功率下降ZZ输入控制
封装在一个JEDEC标准的100引脚塑料薄型四方和
扁平封装( TQFP ) , 119球栅阵列( BGA )和165细牙
球栅阵列( FBGA )
描述
该IDT71V65602 / 5802顷3.3V高速9437184位
( 9兆位)同步SRAM 。它们被设计用来消除死
转弯总线周期时,公交车周围的读取和写入操作,或
写入和读取。因此,他们已获得的名称ZBT
TM
或零
总线周转。
地址和控制信号被施加到SRAM中一个时钟
周期,并且两个周期后,相关联的数据的周期发生时,不论是读或写。
该IDT71V65602 / 5802包含数据的I / O ,地址和控制信号
寄存器。输出使能是唯一的异步信号,并且可以用于
禁止输出在任何给定的时间。
时钟使能( CEN )引脚允许IDT71V65602 / 5802的操作
只要有必要暂停。所有同步输入被忽略
当( CEN )高,内部设备寄存器将保持其先前的
值。
有三个芯片使能引脚( CE
1
,CE
2
,
CE
2
) ,其允许
当需要时,用户可以取消选择该设备。如果这三个中的任何一个都没有
置当ADV / LD为低时,没有新的存储器操作可以被发起。
然而,任何挂起的数据传输(读或写)将完成。该
数据总线将三态,两个周期的芯片被取消或写操作开始后。
该IDT71V65602 / 5802有一个片上串计数器。在突发
模式中, IDT71V65602 / 5802可以提供4个周期的数据为一个单一的
地址提供给SRAM中。色同步信号序列的顺序被定义
LBO
输入引脚。该
LBO
脚线和交错突发之间进行选择
序列。该ADV / LD信号用于加载新的外部地址(ADV /
LD
= LOW )或增加内部突发计数器( ADV / LD =高) 。
该IDT71V65602 / 5802 SRAM采用IDT最新的高性能
CMOS工艺制造,并且被包装在JEDEC标准14毫米X 20毫米100-
针薄塑料四方扁平封装( TQFP ),以及一个119球栅阵列( BGA)的
和一个165精细间距球栅阵列( FBGA ) 。
引脚说明摘要
A
0
-A
18
地址输入
芯片使
OUTPUT ENABLE
读/写信号
时钟使能
单个字节写入选择
时钟
提前破灭地址/加载新地址
线性/交错突发订单
睡眠模式
数据输入/输出
核心电源, I / O电源
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
I / O
供应
供应
同步
同步
异步
同步
同步
同步
不适用
同步
STATIC
异步
同步
STATIC
STATIC
5303 TBL 01
CE
1
,CE
2
,
CE
2
OE
R/
W
CEN
BW
1
,
BW
2
,
BW
3
,
BW
4
CLK
ADV /
LD
LBO
ZZ
I / O
0
-I / O
31
, I / O
P1
-I / O
P4
V
DD
, V
DDQ
V
SS
ZBT和零总线周转是为Integrated Device Technology , Inc.的商标,该架构支持美光科技和摩托罗拉公司
2004年10月
DSC-5303/05
1
©2004集成设备技术有限公司
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7