MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
2.5 VOLT HIGH -SPEED TeraSync
TM
FIFO的36位配置
1,024 x 36, 2,048 x 36, 4,096 x 36,
8,192 x 36, 16,384 x 36, 32,768 x 36,
65,536 ×36 , 131,072 ×36和262,144 ×36
IDT72T3645 , IDT72T3655 , IDT72T3665 ,
IDT72T3675 , IDT72T3685 , IDT72T3695 ,
IDT72T36105 , IDT72T36115 , IDT72T36125
产品特点:
请选择以下内存组织之间:
IDT72T3645
1,024 x 36
IDT72T3655
2,048 x 36
IDT72T3665
4,096 x 36
IDT72T3675
8,192 x 36
IDT72T3685
16,384 x 36
IDT72T3695
32,768 x 36
IDT72T36105
65,536 x 36
IDT72T36115
131,072 x 36
IDT72T36125
262,144 x 36
截至时钟225 MHz工作
用户可选择HSTL / LVTTL输入和/或输出
2.5V LVTTL或1.8V , 1.5V HSTL端口可选的输入/输出继电器电压
3.3V输入宽容
阅读启用&读时钟输出回波援助高速运转
用户可选的异步读取和/或写入端口时序
马克&转发,复位读指针,以用户标记的位置
写片选( WCS )输入使能/禁止写操作
读片选( RCS )的同步,以RCLK
可编程几乎空和几乎全部的标志,每个标志可
默认为8个预选偏移1
程序可编程标志由串行或并行方式
可选的同步/异步时序模式Almost-
空的,几乎全旗
单独的输入SCLK为标志偏移串行编程
用户可选的输入和输出端口,总线上浆
- X36到X36出
- X36到X18出
- X36中出X9
- X18到X36出
- X9在以X36出
大端/小端用户选择字节表示
自动关机最大限度地降低待机功耗
主复位清除整个FIFO
部分复位清除数据,但保留可编程设置
空,满和半满标志信号FIFO状态
选择IDT标准时间(使用
EF
FF
标志) ,或第一个字
砸锅时间(使用
OR
IR
标志)
输出使能卖出期权数据输出为高阻抗状态
JTAG端口,提供边界扫描功能
可提供208引脚( 17毫米x17毫米)或240针( 19毫米x100 19毫米)
塑料球栅阵列( PBGA )
在深度和宽度易于扩展
独立的读写时钟(允许读取和写入
同时进行)
高性能的亚微米CMOS技术
工业级温度范围( ? 40 ° C至+ 85°C ),可
°
°
LD
SEN
SCLK
功能框图
D
0
-D
n
( X36 , X18和X9)
WCLK / WR
WCS
输入寄存器
偏移寄存器
FF / IR
PAF
EF /或
PAE
HF
FWFT / SI
PFM
FSEL0
FSEL1
ASYW
写控制
逻辑
RAM阵列
1,024 x 36, 2,048 x 36
4,096 x 36, 8,192 x 36
16,384 x 36, 32,768 x 36
65,536 x 36, 131,072 x36
262,144 x 36
逻辑
写指针
BE
IP
BM
IW
OW
太太
PRS
TCK
TRST
TMS
TDO
TDI
VREF
WHSTL
RHSTL
SHSTL
控制
逻辑
公共汽车
CON组fi guration
RESET
逻辑
读指针
输出寄存器
控制
逻辑
RT
标志
ASYR
JTAG控制
(边界扫描)
RCLK / RD
RCS
HSTL I / 0
控制
OE
EREN
5907 drw01
Q
0
-Q
n
( X36 , X18和X9)
ERCLK
IDT和IDT标识是注册为Integrated Device Technology ,Inc.的商标的TeraSync FIFO是集成设备技术公司的商标。
商用和工业温度范围
1
2003集成设备技术, Inc.保留所有权利。产品规格如有变更,恕不另行通知。
2003年9月
DSC-5907/17
IDT72T3645 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 36位的FIFO
1K ×36 , 2K ×36 , 4K ×36 , 8K ×36 , 16K ×36 , 32K ×36 , 64K ×36 , 128K ×36和256K ×36
商业和工业
温度范围
引脚配置
A1球焊垫角
A
WCS
SCLK
WCLK
太太
FWFT / SI
PAF
FSO
SHSTL
IP
RHSTL
PAE
EF
RCLK
RT
B
SEN
ASYW
WHSTL
PRS
LD
FF
OW
HF
FSI
BE
BM
ASYR
PFM
EREN
标志
RCS
C
VREF
IW
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
Q35
OE
D
D35
D34
V
CC
V
CC
V
CC
GND
GND
GND
GND
GND
GND
V
CC
V
DDQ
V
DDQ
Q33
Q34
E
D33
D32
V
CC
V
CC
V
CC
V
DDQ
Q31
Q32
F
D31
D30
V
CC
GND
GND
V
CC
Q29
Q30
G
D29
D28
V
CC
GND
GND
GND
GND
GND
GND
V
CC
Q27
Q28
H
D27
D26
V
CC
GND
GND
GND
GND
GND
GND
V
CC
Q25
Q26
J
D24
D25
V
CC
GND
GND
GND
GND
GND
GND
V
CC
Q23
Q24
K
D22
D23
V
CC
GND
GND
GND
GND
GND
GND
V
CC
Q22
Q21
L
D20
D21
V
CC
GND
GND
V
CC
Q20
Q19
M
D18
D19
V
CC
V
CC
V
CC
V
DDQ
Q18
Q17
N
D16
D17
V
CC
V
CC
V
CC
GND
GND
GND
GND
GND
GND
V
CC
V
DDQ
V
DDQ
Q16
Q15
P
D14
D15
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
Q14
Q13
Q12
R
D11
D12
D13
D6
D4
D2
D0
TMS
TCK
TDO
Q0
Q2
Q4
Q6
Q11
Q10
T
D9
D10
D8
D7
D5
D3
D1
TRST
TDI
ERCLK
Q1
Q3
Q5
Q7
Q9
Q8
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
5907 drw02
IDT72T3645 / 72T3655 / 72T3665 / 72T3675 / 72T3685 / 72T3695只有
PBGA : 1mm节距, 17毫米x17毫米( BB208-1 ,订货代码: BB )
顶视图
2
IDT72T3645 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 36位的FIFO
1K ×36 , 2K ×36 , 4K ×36 , 8K ×36 , 16K ×36 , 32K ×36 , 64K ×36 , 128K ×36和256K ×36
商业和工业
温度范围
引脚配置(续)
A1球焊垫角
A
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
WCLK
PRS
GND
FF
EREN
RCLK
OE
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
B
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
太太
GND
PAF
EF
RCS
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
C
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
WCS
LD
GND
HF
PAE
标志
RT
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
D
V
CC
V
CC
V
CC
FWFT / SI
OW
FS0
SHSTL
FS1
GND
BE
IP
BM
RHSTL
ASYR
PFM
V
DDQ
V
DDQ
V
DDQ
E
V
CC
V
CC
V
CC
GND
GND
V
DDQ
V
DDQ
V
DDQ
F
V
CC
V
CC
V
CC
GND
GND
V
DDQ
V
DDQ
V
DDQ
G
V
CC
SEN
SCLK
WHSTL
GND
V
DDQ
V
DDQ
V
DDQ
H
V
CC
V
CC
V
CC
ASYW
GND
GND
GND
GND
GND
V
DDQ
V
DDQ
V
DDQ
J
V
CC
V
CC
V
CC
VREF
GND
GND
GND
GND
GND
V
DDQ
V
DDQ
V
DDQ
K
V
CC
V
CC
V
CC
IW
GND
GND
GND
GND
GND
V
DDQ
V
DDQ
V
DDQ
L
D33
D34
D35
GND
GND
GND
GND
GND
GND
V
DDQ
Q35
Q34
M
D30
D31
D32
GND
GND
Q33
Q32
Q31
N
D27
D28
D29
GND
GND
Q30
Q29
Q28
P
D24
D25
D26
GND
GND
Q27
Q26
Q25
R
D21
D22
D23
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
Q24
Q23
Q22
T
D19
D20
D13
D10
D5
D4
D1
TMS
TDO
GND
Q0
Q2
Q3
Q8
Q11
Q14
Q21
Q20
U
D18
D17
D14
D11
D7
D8
D2
TRST
TDI
GND
Q1
Q6
Q5
Q9
Q12
Q15
Q18
Q19
V
V
CC
D16
D15
D12
D9
D6
D3
D0
TCK
GND
ERCLK
Q4
Q7
Q10
Q13
Q16
Q17
V
DDQ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
5907 drw02A
IDT72T36105 / 72T36115 / 72T36125只有
PBGA : 1mm节距, 19毫米x100 19毫米( BB240-1 ,订货代码: BB )
顶视图
3
IDT72T3645 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 36位的FIFO
1K ×36 , 2K ×36 , 4K ×36 , 8K ×36 , 16K ×36 , 32K ×36 , 64K ×36 , 128K ×36和256K ×36
商业和工业
温度范围
描述:
该IDT72T3645 / 72T3655 / 72T3665 / 72T3675 / 72T3685 / 72T3695 /
72T36105 / 72T36115 / 72T36125格外深, extrememly高
速度,CMOS先入先出( FIFO)存储器与主频读写
控制和灵活的总线匹配X36 / X18 / X9的数据流。这些FIFO提供
几个关键用户的好处:
•两个灵活的X36 / X18 / X9总线匹配读写端口
•用于重传用户可选择MARK位置
•用户可选的I / O结构, HSTL或LVTTL
在读•异步/同步翻译或写端口
•第一个字数据潜伏期,从时间的第一个字被写入到
空FIFO它可以读取的时间,是固定的,短的。
•高密度的产品达9兆
总线匹配TeraSync的FIFO特别适合于网络,
视频,电信,数据通信和其它应用
需要缓存大量数据,并匹配不等尺寸的总线。
每个FIFO具有一个数据输入端口(D
n
)和一个数据输出端口(Q
n
),两者的
这可以假定任一36位, 18位或9位的宽度,通过测定
外部控制输入引脚宽度( IW ) ,输出宽度( OW ) ,以及巴士 - 国家
在主复位周期匹配( BM )引脚。
输入端口可以被选择为一个同步(定时)接口
或异步接口。在同步操作的输入端口
通过写时钟( WCLK )输入和写使能( WEN)输入控制。数据
本在DN上的数据输入被写入FIFO上的每个上升沿
当WCLK
为有效。在异步模式下只有WR
输入用于写入数据到FIFO。数据被写入在WR的上升沿
输入要依赖于它的活动状态, ( LOW ) 。
输出端口可以被选择为一个同步(定时)接口
或异步接口。在同步操作的输出端口是
通过读时钟( RCLK )输入和读使能( REN)输入控制。数据
从FIFO中读取RCLK时的每个上升沿
为有效。
在异步操作仅RD输入用于读取从数据
FIFO。数据被读出在RD,所述的上升沿
输入应该连接到其
活动状态,LOW 。当选择了输出端口的异步操作
FIFO中必须为IDT标准模式下配置,也
RCS
绑低的
OE
使用的输入来提供输出,尺寸Qn三态控制。
输出端口可以被选择用于为2.5V的LVTTL或HSTL操作
主复位过程中选择了RHSTL输入的状态此操作。
输出使能( OE )输入为输出三态控制。
A读片选( RCS )的输入也提供了
RCS
输入同步
到读出时钟,并且还提供了对尺寸Qn数据输出端的三态控制。
RCS
处于关闭状态时,数据输出将是高阻抗。中
输出端口的异步操作,
RCS
应启用,举行低。
回声读使能,
EREN
和回声读时钟, ERCLK输出
提供的。这些是从FIFO中的所需要的读端口的输出
用于高速数据通信,以提供更紧密的同步
将数据从尺寸Qn输出被发送和被接收的数据
输入装置。从读端口读出的数据是可用的输出总线上
对于
EREN
和ERCLK ,这是非常有用的,当数据被读取
高速。该ERCLK和
EREN
输出是无功能的,当读
是设置为异步模式的端口。
两个RCLK和WCLK信号的频率可以从0变
到f
最大
完全独立。有在频率没有限制
的一个时钟输入相对于另一个。
有操作这些设备的两种可能的时序模式: IDT
标准模式和第一个字告吹( FWFT )模式。
In
IDT标准模式,
写入到一个空的FIFO的第一个字也不会出现
上的数据输出线,除非执行一个特定的读操作。读
运算,它由激活的
并实现上升RCLK边缘,
会从内部存储器中的字转移到数据输出线。
In
FWFT模式,
写入到一个空的FIFO中的第一个字是直接主频
到RCLK信号的3转换后的数据输出线。一
是否
没有被断言为访问的第一个字。然而,随后的
写入FIFO的话做要求低
进行访问。状态
在主复位的FWFT / SI输入确定使用的定时模式。
对于需要更多的数据存储容量比单个FIFO中的应用
可提供的FWFT定时模式允许深度扩张的FIFO链接
在一系列( 1 FIFO中即数据输出端被连接到相应的
的下一个数据输入)。无需外部逻辑是必要的。
这些FIFO有五个标志引脚,
EF /或
(空标志或输出就绪) ,
FF / IR
(满标志或输入就绪) ,
HF
(半满标志)
PAE
(可编程
几乎空标志)和
PAF
(可编程几乎满标志) 。该
EF
FF
功能是在IDT标准模式中选择。该
IR
OR
功能
在FWFT模式中选择。
HF , PAE
PAF
随时可以使用,
不论定时模式。
PAE
PAF
可以独立地进行编程,以在任何点切换
内存。可编程偏移确定标志开关阈值和能
通过两种方法来加载:并行或串行。八默认偏移设置也
设置,从而使
PAE
可以被设置在的位置的预定数量来切换
从空边界和
PAF
阈值也可以设定为类似
预定义的值从完整的边界。缺省偏移值期间设定
主复位由FSEL0 , FSEL1的状态,
LD
销。
对于串口编程,
SEN
再加上
LD
上的每个上升沿
SCLK,用于通过串行输入(SI )来加载偏移寄存器。对于并行
编程,
再加上
LD
在WCLK的每个上升沿,被用于
加载经由D中的偏移量寄存器
n
.
再加上
LD
每个上升沿
RCLK的可用于读取的偏移量在从Q平行
n
无论
串行或并行的偏移加载已被选择。
在主复位( MRS)发生以下事件:读取和写入
指针设置为FIFO的第一个位置。在FWFT引脚选择IDT
标准模式或FWFT模式。
该部分复位( PRS )还设置了读写指针到第
所述存储器的位置。然而,定时模式,可编程标志
编程方法和默认的或现有的程序之前设置的偏移
部分复位保持不变。该标志根据所述定时更新
模式和有效偏移。
PRS
对于中期操作重置设备有用,
重新编程的可编程标志时,将是不可取的。
另外,也可以以选择的定时模式
PAE
(可编程Almost-
空标志)和
PAF
(可编程几乎满标志)输出。时机
模式可以被设置为异步或同步的
PAE
PAF
FL AGS 。
如果异步
PAE / PAF
被选择的配置,所述
PAE
断言
LOW RCLK的低到高的跳变。
PAE
被重置为高,对LOW-
到高WCLK的过渡。类似地,
PAF
被置为低电平的LOW-
到高WCLK的过渡,
PAF
被重置为高,对低到高
RCLK过渡。
如果同步
PAE / PAF
被选择的配置,所述
PAE
断言和
更新的RCLK ,而不是只WCLK的上升沿。同样,
PAF
is
断言和更新的WCLK ,而不是只RCLK的上升沿。模式
期望MasterReset期间被配置为通过所述可编程标志的状态
模式( PFM )引脚。
4
IDT72T3645 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 36位的FIFO
1K ×36 , 2K ×36 , 4K ×36 , 8K ×36 , 16K ×36 , 32K ×36 , 64K ×36 , 128K ×36和256K ×36
商业和工业
温度范围
描述(续)
该器件包括从马克的功能,利用两个控制重传
输入,马克和,
RT
(重发) 。如果标记的输入使能尊重
到RCLK ,存储器位置被读取该点处将被标记。任何
随后的重传操作,
RT
变为低电平,复位读指针
这个“标”的位置。
该设备可以具有不同的输入和输出的总线宽度为被构造
在表1中示出。
提供大端/小端数据字格式。这个功能是
有用的,当数据被写入到长字格式( X36 / X18 )的FIFO和读
在小词( ×18 / ×9 )格式,在FIFO中。如果选择大端模式,
那么长字的写入FIFO中最显著字节(字)将
被从FIFO读出第一个,随后在至少显著字节。如果小端
格式被选择时,则长字的最低显著字节写入到
FIFO将被首先读出,随后是最显著字节。该模式所需
在主复位由大端( BE )引脚的状态配置。看
图5为
总线匹配字节安排。
穿插/非穿插奇偶校验( IP )位功能允许用户
选择在加载到并行端口的字中的奇偶校验位(四
0
-dn )时,
编程标志偏移。如果选择穿插平价模式,则
FIFO将假设奇偶校验位位于位位置D8 , D17 , D26和
标志偏移的并行编程期间D35 。如果不穿插
奇偶校验模式被选择,那么D8 , D17和D26被假定为有效的位
和D32 , D33 , D34和D35被忽略。 IP模式硕士期间选择
由IP输入引脚的状态复位。
如果,在任何时间,在FIFO没有积极地执行一个操作,该芯片将
自动关机。一旦在断电状态下,待机电源
电流消耗最小化。启动任何操作(通过激活控制
输入)将立即停止设备的的掉电状态。
这两个异步输出使能引脚( OE )和同步阅读
设置在所述FIFO中的芯片选择引脚(RCS) 。同步读片
选择同步到RCLK 。同时输出使能和读芯片选择
控制FIFO的输出缓冲器,使缓冲器为任一高
阻抗和低阻抗。
提供一个JTAG测试端口,这里的FIFO有功能齐全的边界
扫描功能,符合IEEE 1449.1标准测试访问端口和
边界扫描结构。
该TeraSync FIFO有工作在它的端口的能力(写入和/或
读)在任一LVTTL或HSTL模式下,每个端口选择独立的
等。写端口选择通过WHSTL和读取端口选择做
通过RHSTL 。还提供了一个附加的输入SHSTL ,这使得用户
选择设备(未与相关的其他引脚HSTL操作
写或读端口) 。
该IDT72T3645 / 72T3655 / 72T3665 / 72T3675 / 72T3685 / 72T3695 /
72T36105 / 72T36115 / 72T36125采用IDT的高速子是捏造
微米CMOS技术。
5
相关元器件产品Datasheet PDF文档

IDT72T36115L7BBI

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
23 IDT

IDT72T36115L7BBI

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
18 IDT

IDT72T36125

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
12 IDT

IDT72T36125

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
23 IDT

IDT72T36125L10BB

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
21 IDT

IDT72T36125L10BB

2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 36-BIT CONFIGURATIONS
29 IDT