3.3伏的CMOS SyncFIFO ™

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4096 ×9和8,192 ×9

IDT72V201 ， IDT72V211

IDT72V221 ， IDT72V231

IDT72V241 ， IDT72V251

产品特点：

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

•

256 ×9位组织IDT72V201

512× 9位组织IDT72V211

1,024× 9位组织IDT72V221

2048 ×9位组织IDT72V231

4096 ×9位组织IDT72V241

8,192 ×9位组织IDT72V251

10纳秒的读/写周期时间

5V输入容限

读写时钟可以是独立的

双口零落空时体系结构

空和满标志信号FIFO状态

可编程几乎空和几乎全部的标志可以被设置为

任何深度

可编程几乎空和几乎全部的标志默认

空+ 7 ，和全-7，分别

输出使能输出数据总线的高阻抗状态

先进的亚微米CMOS技术

可提供32引脚塑料有引线芯片载体（ PLCC ）和32引脚

塑料薄型四方扁平封装（ TQFP ）

工业级温度范围（ ？ 40 ° C至+ 85°C ），可

°

°

描述：

该IDT72V201 / 72V211 / 72V221 / 72V231 / 72V241 / 72V251 SyncFIFOs ™

非常高速，低功耗的先入先出（FIFO）存储器与

主频读写控制。的体系结构，功能和操作销

指配的那些相同的IDT72201的/ 72211 /七万二千二百三十一分之七万二千二百二十一/

七万二千二百五十一分之七万二千二百四十一，但在3.0V和之间的供电电压（Vcc ）操作

3.6V 。这些器件具有256 ， 512 ， 1024 ， 2048 ， 4096和8192 ×9位

存储器阵列，分别。这些FIFO适用于各种各样的

数据缓冲的需要，如图形，局域网和处理器间

通信。

这些FIFO中有9位的输入和输出端口。输入端口是

通过一个自由运行的时钟（ WCLK ）控制，和两个写使能引脚

（ WEN1 ， WEN2 ） 。数据被写入到同步FIFO在每个上升

当写使能引脚被置时钟边沿。的输出端口是

由另一个时钟引脚控制（ RCLK ）和两个读使能引脚（ REN1 ，

REN2).

读时钟可连接到所述写时钟为单个时钟

操作或两个时钟可以运行彼此异步为双

时钟操作。一输出使能引脚（OE ）设置在所述读端口

对于输出三态控制。

同步FIFO中有两个固定的标志，空（ EF ）和满（ FF ） 。

两个可编程的标志，几乎空（ PAE ）和几乎全部（ PAF ） ，是

提供改进的系统控制。可编程标志默认

空+ 7和全7

PAE

和

PAF ，

分别。可编程标志

偏移装载是由一个简单的状态机控制，并通过发出启动

负载销（LD）。

这些FIFO使用IDT的高速亚微米CMOS捏造

技术。

功能框图

WCLK

WEN1

WEN2

输入寄存器

偏移寄存器

EF

PAE

PAF

FF

D

0

- D

8

LD

写控制

逻辑

RAM阵列

256 x 9, 512 x 9,

1,024 x 9, 2,048 x 9,

4,096 x 9, 8,192 x 9

旗

逻辑

写指针

读指针

读控制

逻辑

输出寄存器

复位逻辑

RCLK

REN1

REN2

RS

OE

Q

0

- Q

8

4092 DRW 01

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标SyncFIFO是集成设备技术公司的商标。

商用和工业温度范围

1

©2002

集成设备技术， Inc.保留所有权利。产品规格如有变更，恕不另行通知。

2002年2月

DSC-4092/2