电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
IDT72V73260DA 3.3伏时隙交换数字开关16,384 X 16,384 (3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH 16,384 X 16,384)
.型号:   IDT72V73260DA
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 3.3伏时隙交换数字开关16,384 X 16,384
3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH 16,384 X 16,384
文件大小 :   190 K    
页数 : 26 页
Logo:   
品牌   IDT [ INTEGRATED DEVICE TECHNOLOGY ]
购买 :   
  浏览型号IDT72V73260DA的Datasheet PDF文件第2页 浏览型号IDT72V73260DA的Datasheet PDF文件第3页 浏览型号IDT72V73260DA的Datasheet PDF文件第4页 浏览型号IDT72V73260DA的Datasheet PDF文件第5页 浏览型号IDT72V73260DA的Datasheet PDF文件第7页 浏览型号IDT72V73260DA的Datasheet PDF文件第8页 浏览型号IDT72V73260DA的Datasheet PDF文件第9页 浏览型号IDT72V73260DA的Datasheet PDF文件第10页  
PDF原版 中文翻译版  
100%
IDT72V73260 3.3V时隙交换
数字开关16,384 X 16,384
工业温度范围
DELAY THROUGH THE IDT72V73260
的信息从所输入的串行数据流的切换,以输出串行
流导致的吞吐量延迟。该装置可被编程以
不同的吞吐延迟capabili-进行时隙交换功能
关系对每个通道的基础。对于语音应用,可变的吞吐量延迟
是最好的,因为它确保输入和输出数据之间的最小延迟。在宽带
数据应用,不断的吞吐延迟是最好的作为帧的完整性
信息通过开关保持。
通过该装置的延迟根据吞吐量延迟的类型而变化
在连接内存的MOD位选择。
可变延时模式( MOD1-0 = 0-0)
在这种模式下,延迟仅依赖于信号源的组合和
目标渠道和独立的输入和输出流。该
最小延迟可实现在IDT72V73260是3个时隙。如果输入
信道的数据被转换到相同的输出信道(通道n ,帧p ) ,它会
输出在下面的帧(通道n ,帧p + 1)。同样如此,如果
输入通道n被切换到输出信道的n + 1或n + 2 。如果输入信道
n被切换到输出通道n + 3的n + 4,...,新的输出数据将出现在
相同的帧。表2示出了可能的延迟在IDT72V73260
可变延迟模式。
恒定延迟模式( MOD1-0 = 0-1)
在这种模式下,帧的完整性是通过保持在所有切换配置
利用多个数据存储器缓冲区。输入信道的数据被写入到
在帧n中的数据存储缓冲器中的帧n + 2将被读出。在
在IDT72V73260 ,最小吞吐量达到延时的延时恒定
模式将一个帧加上一个信道。见表1 。
输出待机,启动评估框架,输出使能和指示
软件复位。在内存块编程部分解释,
块编程使能开始编程,如果内存块
项目位有效。这允许整个连接内存块是
编程块编程数据比特。如果ODE引脚为低电平时,
输出待命位使能(如果HIGH )或禁用(如果LOW)所有的TX输出驱动器。
如果ODE引脚为高电平时,输出待命位的内容被忽略,
所有的TX输出驱动器被启用。
软件复位
该软件复位功能相同的硬件复位。如
与硬复位,软件复位,还必须设置前高为20ns的
再次使软件复位低电平时正常工作。一旦软件
复位为低电平时,内部寄存器和其它存储器可被读取或写入。
在软件复位,微处理器端口仍然能够从所有的阅读
内部存储器。软件复位的过程中允许的唯一的写操作
是在控制寄存器中的软件复位位完成软件复位。
连接存储器控制
如果ODE引脚和输出待命位低,所有输出通道会
处于三态。请参阅表3的细节。
如果连接内存的MOD1-0是1-0相应地,输出信道
将在处理器模式。在这种情况下,低8位连接的
内存输出的每一帧,直到MOD1-0位被改变。如果MOD1-
0连接存储是0-1据此,该通道将在恒
延迟模式和位13-0用于解决数据存储的位置。如果
连接内存的0-0 MOD1-0 ,该通道将在变
延迟模式和位13-0用于解决数据存储的位置。如果
MOD 1-0的连接内存的是1-1 ,通道将在高
阻抗模式与该通道将处于三态。
OUTPUT ENABLE INDICATION
该IDT72V73260有能力来表示输出的状态(活性
或三态),通过使输出使能指示控制寄存器。
在输出然而启用指示模式中,只有一半的输出流的
是可用的。如果此相同的能力是期望的所有32个数据流,这可以是
通过使用两个IDT72V73260设备来完成的。在一台设备中,所有的输出
启用位被设置为1 ,而在其它的所有的输出使能设置为零。
以这种方式,一个设备充当开关,另一个为一个三态控制
器,参见图5 ,以注意是否TSI设备被编程为重要的是
所有输出使能和输出使能指示也被设置,设备会
在全输出使能模式下不能输出使能指示。要使用所有32
流,设置输出使能指示控制寄存器为零。
微处理器接口
该IDT72V73260的微处理器接口看起来像一个标准的RAM
接口,以提高集成到一个系统中。用一个16位的地址总线和
16位数据总线,读出和写入操作被直接映射到数据和连接
回忆。通过允许随机访问的内部存储器,所述
控制微处理器有更多的时间来管理其他外围设备
并且可以更方便快捷地收集信息和设置开关路径。
表4示出了地址映射到内部存储器块。
存储器映射
微处理器接口上的地址总线选择内部寄存器
和IDT72V73260的回忆。
该地址的两个最显著位寄存器之间选择,数据
内存和连接内存。如果A15和A14都很高, A13 - A0用于
为解决数据存储器。如果A15为高和A14为低, A13 - A0用于
解决连接内存。如果A15为低和A14为高电平A13 -A0是
用于选择控制寄存器,帧同步注册,和帧偏移
寄存器。参见表4映射。
由于在初始化部分解释后,系统上电时,控制
寄存器应立即编程,以建立所需的开关
配置。
在控制寄存器中的数据由存储器块编程的
位,该块编程数据位, BEGIN块编程使能,
初始化IDT72V73260的
上电后,连接存储器的状态是未知的。因此,
输出应保持ODE引脚为低电平放在高阻抗。而
常微分方程是低电平时,微处理器可以通过使用块初始化设备
编程功能,并计划通过微处理器总线的活动路径。
一旦设备被配置时, ODE引脚(或输出待命位视
上初始化)可以切换以使TSI交换机。
6
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7