MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
3.3伏时隙交换
数字开关速率
MATCHING 16,384 X 16,384渠道
IDT72V73263
产品特点:
多达64个串行输入和输出流
最高16,384 X 16,384路无阻塞交换
接受在2.048Mb / s时, 4.096Mb / s时, 8.192Mb / s的数据流,
16.384Mb / s或32.768Mb / s的
速率匹配功能:可选择的速度在RX和TX
在八组的8流
可选输出使能引脚指示外部驱动器
高阻抗控制
每通道可变延迟模式低延迟的应用
每通道恒定延迟模式帧的完整性的应用
增强座编程能力
TX / RX内部旁路
自动识别ST- BUS的
和GCI串行数据流
每个流的帧延迟偏移编程
每通道高阻抗输出控制
每通道处理器模式,允许微处理器写入TX
误码率测试( BERT)测试
微处理器直接访问所有内部存储器
可选的同步和异步微处理器
总线时序模式
IEEE- 1149.1 ( JTAG )测试端口
可提供208引脚( 17毫米x17毫米)塑料球栅阵列( PBGA )
工作温度范围为-40 ° C至+ 85°C
°
°
该IDT72V73263具有16,384 16,384 X一个无阻塞交换容量
渠道32.768Mb /秒。随着64个输入和64个输出,可编程元
流控制,以及多种工作模式的IDT72V73263是
设计用于语音或数据在TDM时隙交换功能
应用程序。
有些IDT72V73263的主要特点是低功耗3.3伏
操作时,自动ST- BUS
®
/ GCI感应,内存块编程,
简单的微处理器接口, JTAG测试访问端口( TAP)和每
流可编程输入偏置延迟,变量或常量吞吐量
模式,输出使能和处理器模式, BER测试,旁路模式,
先进的块编程。
描述:
功能框图
IDT和IDT标识是注册为Integrated Device Technology ,Inc.的商标的ST- BUS
是敏迪Corp.的商标。
2007年9月
DSC-6160/4
1
2003集成设备技术, Inc.保留所有权利。产品规格如有变更,恕不另行通知
IDT72V73263 3.3V时隙交换
数字开关速率匹配16,384 X 16,384渠道
工业温度范围
销刀豆网络gurations
A1球焊垫角
A
C32i
ř ESET
ODE
RX1
RX4
TX0
TX4
TX7
TX12/
OEI4
TX11/
OEI3
TX10/
OEI2
V
CC
TX15/
OEI7
TX14/
OEI6
TX13/
OEI5
V
CC
RX11
RX15
RX20
TX16
TX18
TX19
B
F32i
VCC
RX0
RX2
RX5
TX1
TX5
TX8/
OEI0
TX9/
OEI1
V
CC
RX10
RX14
RX19
RX23
TX17
TX20
C
S / A
(1)
TMS
TDI
RX3
RX6
TX2
TX6
RX9
RX13
RX18
RX22
TX22
TX21
D
TDO
TCK
TR ST
DS
RX7
TX3
V
CC
RX8
RX12
RX17
RX21
TX24/
OEI16
TX26/
OEI18
TX29/
OEI21
RX25
TX23
E
CS
读/写
A0
A1
RX16
TX27/
OEI19
TX30/
OEI22
RX26
TX25/
OEI17
TX28/
OEI20
RX24
F
A2
A3
A4
A5
TX31/
OEI23
GND
GND
GND
GND
V
CC
G
A6
A7
A8
V
CC
H
A9
A10
A11
V
CC
GND
GND
GND
GND
V
CC
RX29
RX28
RX27
J
A14
A13
A12
V
CC
GND
GND
GND
GND
V
CC
RX30
RX31
RX32
K
D15
ð TA /
BEH
D13
A15
V
CC
GND
GND
GND
GND
V
CC
RX33
RX34
RX35
L
D12
D14
BEL
RX36
RX37
RX38
RX39
M
D8
D9
D10
D11
TX32
TX33
TX34
TX35
N
D5
D6
D7
RX56
TX60/
OEI52
TX61/
OEI53
TX62/
OEI54
TX63/
OEI55
TX56/
OEI48
TX57/
OEI49
TX58/
OEI50
TX59/
OEI51
V
CC
V
CC
V
CC
V
CC
RX51
RX47
TX36
TX37
TX38
TX39
P
D3
D4
RX60
RX57
TX53
TX50
TX49
RX54
RX50
RX46
RX43
TX40/
OEI32
RX40
TX41/
OE33
TX46/
OEI38
TX45/
OEI37
TX42/
OEI34
TX43/
OEI35
TX44/
OEI36
R
D2
RX63
RX61
RX58
TX54
TX51
TX48
RX53
RX49
RX45
RX42
T
D1
D0
RX62
RX59
TX55
TX52
RX55
RX52
RX48
RX44
RX41
TX47/
OEI39
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
6160 drw03
注意:
1. S / A应直接连接到VCC或GND正确
操作。
PBGA : 1mm节距, 17毫米x17毫米( BB208-1订货代码: BB )
顶视图
2
IDT72V73263 3.3V时隙交换
数字开关速率匹配16,384 X 16,384渠道
工业温度范围
引脚说明
符号
A0-A15
BEL
C32i
CS
D0-15
DS
DTA / BEH
名字
地址0-15
字节使能低
时钟
芯片选择
数据总线0-15
数据选通
数据传输
承认
低电平有效输出
I / O
I
I
I
I
I / O
I
D4
I / O
K2
PBGA
PIN号
*请参阅PBGA
下面的表
L4
A1
E1
*请参阅PBGA
下面的表
描述
这些地址线访问所有内部存储器。
在同步模式下,该输入到数据总线使能的低字节( D0-7 ) 。
串行时钟输入/输出转移上的串行数据流的数据。该输入接受
32.768MHz时钟。
采用微处理器低电平输入有效激活的微处理器端口
装置。
这些引脚微处理器端口的数据总线。
此低电平有效的输入工作结合
CS
使读出和写入
操作。此低电平输入设置的数据总线( D0 - D15 ) 。
在异步模式下,该引脚指示数据总线传输完成。当
总线周期结束时,此引脚驱动为高电平,然后高阻,允许更快的总线周期
用较弱的上拉电阻。一个上拉电阻需要举行高级别
当该引脚为高阻抗。当设备处于/字节使能高同步
总线模式下,此引脚用作输入,将使到高字节( D8-15 )
数据总线。
这个输入接受并自动识别帧同步信号格式
根据ST- BUS
GCI和规格。
地面上。
这是在输出使能控制对TX串行输出。当ODE输入为低电平,
在CR寄存器的OSB位为低电平时,所有的TX输出处于高阻抗状态。如果
该输入为高电平时,将TX输出驱动器被启用。但是,每个信道可
仍然被放入一个高阻抗状态通过使用在所述每个信道的控制位
连接存储器高。
串行数据输入流。这些数据流可以具有的2.048Mb / s的数据速率,
4.096Mb / S, 8.192Mb / S, 16.384Mb /秒,或32.768Mb /秒,这取决于选择的接收
数据速率选择寄存器( RDRSR ) 。
该输入(低电平有效)使器件在清除设备内部复位状态
计数器,寄存器和带来TX0-63和微创数据输出高阻
状态。该
RESET
引脚必须保持为低电平最小为20ns的重置设备。
微处理器在此输入控制的数据总线(D0 -D15 )的方向
访问。
该输入将异步微处理器总线时序和同步之间进行选择
微处理器总线时序。在同步模式中,
DTA / BEH
充当
BEH
输入是
配合使用
BEL
到数据总线上的输出数据。在异步总线模式,
BEL
绑低,
DTA / BEH
充当DTA,数据总线确认输出。
提供时钟的JTAG测试逻辑。
JTAG串行测试指令和数据都在这个引脚移入。该引脚被拉高
通过内部上拉的时候不被驱动。
JTAG串行数据从该引脚在TCK的下降沿输出。该引脚举行
高阻抗状态,当未启用JTAG扫描。
JTAG信号控制所述TAP控制器的状态转换。这个引脚上拉
通过内部上拉大的时候不被驱动。
异步方式,将其置于测试,逻辑电初始化JTAG TAP控制器
复位状态。此引脚由内部上拉的时候拉不驱动。该引脚应
是脉冲的低电平上电时,或者保持为低,以确保该设备处于正常
功能模式。
F32i
GND
ODE
帧脉冲
I
B1
*请参阅PBGA
下面的表
输出驱动器启用
I
A3
RX0-63
RX输入0至63
I
*请参阅PBGA
下面的表
A2
RESET
器件复位:
I
读/写
S / A
读/写
同步/
异步
总线模式
测试时钟
测试串行数据
测试串行数据输出
测试模式选择
测试复位
I
I
E2
C1
TCK
TDI
TDO
TMS
TRST
I
I
O
I
I
D2
C3
D1
C2
D3
3
IDT72V73263 3.3V时隙交换
数字开关速率匹配16,384 X 16,384渠道
工业温度范围
引脚说明(续)
符号
TX0-7
TX16-23
TX32-39
TX48-55
名字
TX输出
I / O
O
PBGA
PIN号
*请参阅PBGA
下面的表
描述
串行数据输出流。这些数据流可以具有的2.048Mb / s的数据速率,
4.096Mb / s时, 8.192Mb / s时, 16.384Mb /秒,或32.768Mb /秒,这取决于在选择
传输数据速率选择寄存器( TDRSR ) 。如果G0 / G2 / G4 / G6被编程
32.768Mb / s模式对应的奇数组不可用( G1 / G3 / G5G7 ) 。
当输出流是通过TDRSR选择,这些引脚TX输出流。
当输出使能指示功能被选择时,这些引脚反映活性或高
阻抗状态为相应的TX输出流。
+3.3伏电源。
TX8-15/OEI0-7
TX输出/输出
TX24-31 / OEI16-23启用指示
TX40-47/OEI32-39
TX56-63/OEI48-55
V
CC
O
*请参阅PBGA
下面的表
*请参阅PBGA
下面的表
PBGA PIN号码表
符号
A0-A15
D0-D15
GND
RX0-63
名字
地址A0-15
数据总线0-15
RX输入0至63
I
I / O
I
I / O
引脚数
E3,E4 ,F1,F2 ,F3,F4 ,G1, G2,G3, H1 ,H2,H3 ,J3, J2, J1, K 3 。
T 2 , T 1 ,R 1, P1,P2, N1 ,N2,N3 ,M1,M2 ,M3,M4 ,L 1, L 2 ,L 3 ,K 1 。
G7 , G8 , G9 , G10 , H7 , H8 , H9 , H10 , J7 , J8 , J9 , J10 , K7 , K8 , K9 , K10 ,
B3 ,A4, B4,C4 ,A5, B5,C5 ,D5, D11 ,C11, B11 ,A11, D12 ,C12, B12 ,A12, E13 ,D13 ,C13, B13 ,A13, D14 ,C14, B14 ,
G16 , G15 , G14 , H16 ,H15 , H14 , J14 , J15 , J16 ,K14 , K15, K16 , L13 , L14 , L15 , L16 ,R14, T13 ,R13, P13 ,T12, R12 ,P12,
N12 , T11 ,R11, P11, N11 ,T10, R10 ,P10, T9 ,N4, P4中, R 4 , T 4 ,P 3 ,R 3, T 3 ,R 2 。
A6 ,B6, C6, D6 ,A7, B7 ,C7, A8
A14, B15 , A15, A16, B16 ,C16, C15, D16的
M13 , M14 , M15 , M16 , N13 , N14 , N15 , N16
R 9 ,P9, P8, R 8 。 T8 ,P7, R7, T7启动
B8 ,C8,C9 ,B9, A9 ,C10, B10, A10 。
D15 , E16 , E15 , E14 , F16 , F15 , F14 , F13 。
P14,P15 ,P16, R16, T16 ,T15 ,R15, T14 。
N6 ,P6, R6, T6, N5 ,P5, R 5 ,T 5 。
B2, D7,D8 ,D9, D10 ,G4, G13 ,H4, H13 ,J4, J13 ,K4, K13 ,N7, N8, N9 , N10 。
4
TX0-TX7
TX16-23
TX32-39
TX48-55
TX输出
O
TX8-15/OEI0-7
TX输出/输出
TX24-31/OEI16-23
TX40-47/OEI32-39
TX56-63/OEI48-55
VCC
O
IDT72V73263 3.3V时隙交换
数字开关速率匹配16,384 X 16,384渠道
工业温度范围
该IDT72V73263能够切换至16,384 X 16,384渠道
不阻塞。专转64千比特/秒PCM或N ×64千比特/秒的数据中,
器件的数据保持应用程序框架的完整性,最大限度地减少产量
拖延对每个通道的基础上的语音应用。
该IDT72V73263的64串行输入数据流( RX)可以在运行
2.048Mb / s时, 4.096Mb / s时, 8.192Mb / s时, 16.384Mb / s或32.768Mb / s的允许32
64 , 128 , 256或512通道每125微秒的帧。在输出的数据速率
流可以独立地进行编程,以在任何这些数据速率运行。
有两个主要的操作模式,处理器模式和连接模式下,
IDT72V73263可以轻松地切换从输入的串行数据流的数据(数据
内存)或从控制微处理器通过连接内存。
为控制和状态信息是在数据传输的关键,所述处理器
当有多个设备共享的输入模式是特别有用和
输出流。
与来自多个源,并通过不同的路径,数据的数据来
输入设备通常被延迟。为了解决这个问题, IDT72V73263
具有帧偏移的功能,以允许各个流从所述的帧偏移
脉冲在半个时钟周期的时间间隔最多7.5个时钟周期。
该IDT72V73263还提供了JTAG测试访问端口,内存块
编程,组块编程, RX / TX内部旁路,一个简单的
微处理器接口和自动ST-总线
/ GCI感应缩短
设置时间,有助于调试和易于使用的装置,而不会牺牲
的能力。
说明(续) :
MOD2-0位被设置为0-0-1相应地,该特定信道将在
恒延迟模式。最后,如果MOD2-0位被设置为0-0-0 ,该特定
频道将在可变延迟模式。
串行数据接口时序
该IDT72V73263的主时钟频率为32.768MHz , C32i 。为
32.768Mb / s的数据速率,这导致在每个时钟的单个位。为16.384Mb /秒,
8.192Mb / s时, 4.096Mb / s,并且2.048Mb / s的,这将导致在两个,四个,八个,并
每比特的16个时钟,分别。该IDT72V73263提供了两种不同
接口时序模式, ST- BUS
或GCI 。该IDT72V73263自动
检测输入帧脉冲的极性,并将其标识为任意ST -BUS
或GCI 。
对于32.768Mb /秒,在ST -BUS
模式下,数据同步输出一个下降沿
的时钟在随后的上升沿。为16.384Mb /秒, 8.192Mb / s的
4.096Mb / s和2.048Mb / s的但不存在典型的相关联时钟
由于IDT72V73263仅接受一个32.768MHz的时钟。其结果有将
是2,4, 8, 32.768Mb / s的传输缘和16之间的时钟
随后传输的边缘。虽然在这种情况下,该IDT72V73263
将适当地传送和在适当的边缘进行采样,就好像各个
钟出席了会议。见ST - BUS
时序细节。
对于32.768Mb /秒,在GCI模式,数据同步输出的上升沿,是
主频在随后的下降沿。为16.384Mb /秒, 8.192Mb / s的
4.096Mb / s和2.048Mb / s的但是又没有典型相关
由于IDT72V73263时钟仅接受一个32.768MHz的时钟。其结果是有
将在2 , 4 , 8 ,和32.768Mb / s的传输优势和其他的16个时钟
传输的边缘。虽然是这样的话,则IDT72V73263将适当
发送并在适当的边缘进行采样,就好像各个时钟在场。
见GCI总线时序的细节。
DELAY THROUGH THE IDT72V73263
的信息从所输入的串行数据流的切换,以输出串行
流导致的吞吐量延迟。该装置可被编程以
不同的吞吐延迟功能进行时隙交换功能
在每个信道的基础。对于语音应用,可变的吞吐量延迟是最好的
因为它确保输入和输出数据之间的最小延迟。在宽带数据
应用,不断的吞吐延迟是最好的作为帧的完整性
信息通过开关保持。
通过该装置的延迟根据吞吐量延迟的类型而变化
在连接内存的MOD位选择。
可变延时模式( MOD2-0 = 0-0-0 )
在这种模式下,主要用于语音应用中,最小吞吐量延迟
是期望的,延迟是依赖于源和目的地的组合
通道。最小延迟是实现的慢了3道时期
数据速率。
恒定延迟模式( MOD2-0 = 0-0-1 )
在这种模式下,帧的完整性是通过保持在所有切换配置
利用多个数据存储器缓冲区。输入信道的数据被写入到
在帧n中的数据存储缓冲器中的帧n + 2将被读出。在
在IDT72V73263 ,最小吞吐量达到延时的恒定延迟
模式将一个帧加上一个信道。请参阅表14 。
功能说明
数据和连接存储器
附带在通过在RX输入的所有数据经过一个串行 - 并行
转换前被存储到内部数据存储器。该8KHz的帧
脉冲( F32i )被用来标记在125μs的帧边界,并顺序地
解决输入通道中的数据存储器。
在TX数据流输出的数据可以来自任一串行输入数据流
(数据存储器)或从连接内存经由微处理器或在
该RX输入数据的情况下要输出,在连接内存的地址
被用来指定输入流和信道。连接内存
是建立在这样一种方式,每个位置对应于一个输出信道为
每一个特定的数据流。以这种方式,多个信道能够输出相同的
数据。在处理器模式中,微处理器将数据写入到连接
对应于该数据流和信道将被输出的存储单元。
连接存储空间不足的下半部分( 8至少显著位)输出
每一帧,直到微处理器改变的信道的数据或模式。
通过使用该处理器模式的能力,微处理器可以访问输入
以每个通道为基础,并输出时隙。
连接存储器高的三个最低显著位用于
输出流中的控制每通道模式。该MOD2-0位用于
选择处理器模式,常量或变量延迟模式,误码率,并
输出驱动器的高阻抗状态。如果MOD2-0位被设置为1-1-1
因此,只有该特定的输出信道(8位)将在问题高
阻抗状态。如果MOD2-0位被设置为1-0-0因此,该特定的
频道将在处理器模式。如果MOD2-0位被设置为1-0-1误码
率测试图案将被发送给该时隙。见BERT部分。如果
5
相关元器件产品Datasheet PDF文档

IDT72V73273

3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH WITH RATE MATCHING 32,768 X 32,768 CHANNELS
49 IDT

IDT72V73273_07

3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH WITH RATE MATCHING 32,768 X 32,768 CHANNELS
35 IDT

IDT72V73273BB

3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH WITH RATE MATCHING 32,768 X 32,768 CHANNELS
30 IDT

IDT72V73273BBG

Digital Time Switch, PBGA208, 17 X 17 MM, 1 MM PITCH, PLASTIC, BGA-208
0 IDT

IDT72V73273DR

3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH WITH RATE MATCHING 32,768 X 32,768 CHANNELS
22 IDT

IDT72V73273DR8

Digital Time Switch, PQFP208, 28 X 28 MM, 0.50 MM PITCH, PLASTIC, QFP-208
0 IDT
    IDT72V73263BBBLANK
    应用领域和描述
    配套器件

    3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH WITH RATE MATCHING 16,384 X 16,384 CHANNELS
    3.3伏时隙交换数字速率匹配16,384 X 16,384通道

    总36页 (413K) INTEGRATED DEVICE TECHNOLOGY
    INTEGRATED DEVICE TECHNOLOGY
    第一页预览: