电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
PCI350-4803NN  PCI350-4801NL  PCI350-4802NN  PCI350-4801NS  PCI350  PCI350-4802ST  PCI350-4801SS  PCI350-4801SN  PCI350-4802NS  PCI350-4802SN  
IDT79R3081-33PFM RISController与FPA (RISController with FPA)
.型号:   IDT79R3081-33PFM
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: RISController与FPA
RISController with FPA
文件大小 :   297 K    
页数 : 38 页
Logo:   
品牌   IDT [ INTEGRATED DEVICE TECHNOLOGY ]
购买 :   
  浏览型号IDT79R3081-33PFM的Datasheet PDF文件第6页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第7页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第8页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第9页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第11页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第12页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第13页 浏览型号IDT79R3081-33PFM的Datasheet PDF文件第14页  
PDF原版 中文翻译版  
100%
IDT79R3081 RISController
军用和商用温度范围
引脚说明(续) :
引脚名称
ALE
I / O
I / O
描述
地址锁存使能:
用来表示在A / D总线包含有效地址信息在总线
交易。这个信号被用于由外部逻辑来捕获地址为转移,通常使用
透明锁存器。
中的高速缓存一致性操作, R3081在DMA写的开始监视ALE ,捕捉写
目标地址为潜在的数据缓存无效。
Rd
Wr
DATAEN
O
I / O
O
阅读:
一个输出,表明在当前的总线事务是一个读操作。
写:
一个输出,表明在当前的总线事务是写入。在连贯的DMA ,这个输入
表示当前的传送是一写。
外部数据启用:
这个信号表示在A / D总线不再被驱动时由所述处理器
读周期,因此外部存储器系统可以使得存储系统的驱动器在该总线
无需总线冲突发生。在写周期,或者当没有总线事务发生时,该信号为
否定,从而禁止外部存储驱动器
突发传输/写近:
在读事务时,
BURST
信号表示当前总线读操作
要求从内存中4个连续的字块。这个信号被认定只在读周期因
高速缓存未命中;它是断言所有的I-高速缓存未命中读周期,以及D-高速缓存未命中读周期,如果四字充值
当前选择。
在写交易中,
WrNear
输出告知外部存储系统,该总线接口单元是
执行后端到回写事务到一个地址内的相同512字的页面作为前面的写
交易。这个信号是在其中使用页模式或静态列的DRAM存储器的系统是有用的,并
让附近的写入迅速退役。
连拍/
WrNear
O
确认
I
应答:
的输入指示,以使存储器系统具有足够的处理设备
总线事务,并且CPU可以或者终止在写周期或从该读出处理读出的数据
传输。
在相干的DMA ,该输入表示当前写入传送完成,并且该内部
无效地址计数器应该增加。
RdCEn
系统时钟
I
O
读缓冲时钟使能:
输入指示的设备,该存储系统具有置于有效
在A / D总线上的数据,并且该处理器可以将数据移动到片上读缓冲器。
系统参考时钟:
从CPU这反映了内部处理器"Sys"的时序输出
时钟。此时钟用来控制在读缓冲状态转换,写入缓冲器,存储器控制器,和总线
接口单元。这个时钟要么是在相同的频率作为CPU执行速率时钟,或二分之一
该频率,复位期间选择。
DMA仲裁器总线请求:
一个输入设备,其要求的CPU三态的总线接口信号
以便它们可以由外部的主驱动。
DMA仲裁器的总线授权。
从CPU输出用于确认一
BUSREQ
已被检测到,并
该总线被放弃给外部主机。
无效请求。
由外部DMA控制器提供的输入来请求CPU的失效
数据高速缓存行对应于当前DMA写目标地址。这个信号是相同的引脚Diag(诊断) ( 0 )
连贯的DMA请求。
所使用的外部DMA控制器的输入,以指示所请求的DMA
操作可能涉及到的硬件高速缓存一致性。这个信号是R3051的RSVD (0)。
分支条件端口:
这些外部信号被内部地连接到CPU的信号CpCond (3 :0)。
这些信号可以作为输入端口协处理器条件指令所使用的分支。有两种
类型的分支条件输入: SBrCond输入有特殊的内部逻辑来同步输入,
因此可以通过异步剂来驱动。直接分支条件输入必须同步驱动。
需要注意的是BrCond (1)所使用的内部焦平面,因此不提供外部引脚。
总线错误:
输入到总线接口单元终止由于外部总线错误总线事务。该信号
在读操作和写操作只进行采样。如果总线事务是一个读操作,则CPU将
坐公交错误异常。
2889 TBL 03
BUSREQ
BusGnt
IvdReq
CohReq
SBrCond ( 3:2)
BrCond(0)
I
O
I
I
I
BUSERROR
I
5.5
10
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7