CY9BF121KPMC-G-MNE2 [INFINEON]
FM3 CY9BFx2xK/L/M-Series Arm® Cortex®-M3 Microcontroller (MCU) Family;
| 型号： | CY9BF121KPMC-G-MNE2 |
| 厂家： | 
Infineon |
| 描述： | FM3 CY9BFx2xK/L/M-Series Arm® Cortex®-M3 Microcontroller (MCU) Family 微控制器 |
| 文件： | 总99页 (文件大小：2204K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
请注意赛普拉斯已正式并入英飞凌科技公司。
此封面页之后的文件标注有“赛普拉斯”的文件即该产品为此公司最初开发的。请注
意作为英飞凌产品组合的部分，英飞凌将继续为新的及现有客户提供该产品。
文件内容的连续性
事实是英飞凌提供如下产品作为英飞凌产品组合的部分不会带来对于此文件的任何
变更。未来的变更将在恰当的时候发生，且任何变更将在历史页面记录。
订购零件编号的连续性
英飞凌继续支持现有零件编号的使用。下单时请继续使用数据表中的订购零件编号。
www.infineon.com
CY9B120M 系列
32位 Arm® Cortex®-M3
FM3微控制器
CY9B120M 系列是针对低功耗和低成本应用而设计的高集成度 32 位嵌入式微控制器。
本系列的 CPU 搭载了 Arm® Cortex®-M3 处理器、闪存及 SRAM 片上闪存，还包含了各种定时器、A/D 转换器、D/A 转换器、各种通
信接口(UART, CSIO, I2C, LIN) 等在内的丰富外设功能。
“FM3 家族外围资源手册”中该数据手册记载的产品归类于 TYPE4 产品。
特征
32 位 Arm® Cortex®-M3 内核
[UART]
◼处理器版本: r2p1
◼全双工双缓冲器
◼最高工作频率: 72 MHz
◼可选择奇偶校验的有/无
◼内置专用波特率发生器
◼外部时钟可用作串行时钟
◼硬件流控制:根据 CTS/RTS 自动控制数据收/发(仅限 ch.4)
◼丰富的错误检测功能(奇偶校验错误、帧错误、溢出错误)
[CSIO]
◼嵌套向量中断控制器(NVIC)支持 1 通道 NMI (不可屏蔽中断)
和 48 通道的外设中断。可设定 16 个中断优先级。
◼24 位系统定时器(Sys Tick):该系统定时器用于管理操作系统
任务。
片上存储器
[闪存]
◼全双工双缓冲器
◼双操作闪存
双操作闪存由上位存储组和下位存储组构成，
可同时执行擦/写操作和读取操作。
主要区域:最多 256 KB (最大 240 KB 上位存储组 + 16 KB
下位存储组)
◼内置专用波特率发生器
◼溢出错误检测功能
[LIN]
工作区域:32 KB (下位存储组)
◼支持 LIN 协议 Rev.2.1
◼读取周期：0 等待周期
◼全双工双缓冲器
◼保护代码的加密功能
◼支持主控/从动模式
[SRAM]
◼生成 LIN break field (可变为 13 ~ 16 位长)
◼生成 LIN break 分界符 (可变为 1 ~ 4 位长)
◼丰富的错误检测功能(奇偶校验错误、帧错误、溢出错误)
[I2C]
该片上 SRAM 存储器由 2 个独立的 SRAM(SRAM0, SRAM1)构
成。SRAM0 连接 Cortex-M3 内核的 I-Code 总线或者 D-Code
总线。SRAM1 连接 Cortex-M3 内核的 System 总线。
◼SRAM0:最多 16 KB
◼SRAM1:最多 16 KB
◼支持标准模式(最快 100 kbps)/高速模式(最快 400 kbps)
多功能串口(最多 8 通道)
◼带 16 段 × 9 位 FIFO 的 4 通道(ch.0/1/3/4 ), 不带 FIFO 的 4
通道(ch.2/5/6/7)
◼可从以下选择定时器通道的工作模式。
UART
CSIO
LIN
I2C
赛普拉斯半导体公司
文档编号：002-05654 版本*D
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
修订日期 Jan. 9, 2020
CY9B120M 系列
通用 I/O 口
DMA 控制器(8 通道)
本系列的引脚不用作外部总线或者外设功能时，可用作 I/O
口。另外，搭载的端口重定位功能可设定哪一个 I/O 口配置外
设功能。
DMA 控制器为 CPU 配备了 DMA 专用的总线，可与 CPU 同时
进行处理工作。
◼8 路可独立配置和操作的通道
◼可根据软件或者内置外设功能的请求进行传输
◼传输地址空间:32 位(4GB)
◼可上拉控制各个引脚
◼可直接读出引脚电平
◼具有端口重定位功能
◼传输模式:整块传输/猝发传输/请求传输
◼传输数据类型: 字节/半字/字
◼传输块个数:1 ~ 16
◼最多 65 个高速 I/O 口@80pin Package
◼部分端口耐 5V
关于该引脚，详情参照 "引脚功能说明"和"I/O 电路类型"。
◼传输次数:1 ~ 65536
双定时器(32/16 位递减计数器)
A/D 转换器(最多 26 通道)
[12 位 A/D 转换器]
双定时器由两个可编程的 32/16 位递减计数器构成。
可从以下选择定时器通道的工作模式。
◼自由运行模式
◼周期模式(=重载模式)
◼单次模式
◼逐次比较型
◼搭载 2 个单元
◼转换时间:转换时间:0.8μs @ 5 V
◼可进行优先级转换(2 个优先级)
◼扫描转换模式
Quad 计数器 (QPRC : Quadrature Position/Revolution
Counter) (最多 2 通道)
Quad 计数器(QPRC)用于测定位置编码器的位置。另外，还可
通过设定作为递增/递减计数器使用。
◼搭载存储转换数据的 FIFO (用于扫描转换:16 段; 用于优先级
转换:4 段)
◼可设定 3 个外部事件输入引脚 AIN, BIN, ZIN 的检测沿
◼16 位位置计数器
DA 转换器(最多 2 通道)
◼R-2R 型
◼16 位旋转计数器
◼10 位分辨率
◼2 个 16 位比较寄存器
基本定时器(最多 8 通道)
可从以下选择各通道的工作模式。
◼16 位 PWM 定时器
◼16 位 PPG 定时器
◼16/32 位重载定时器
◼16/32 位 PWC 定时器
文档编号：002-05654 版本*D
2 / 98
CY9B120M 系列
多功能定时器
看门狗定时器(2 通道)
达到超时值时，看门狗定时器生成中断或复位。
多功能定时器由以下模块构成。
本系列有 2 种不同的看门狗: "硬件"看门狗和"软件"看门狗。
"硬件"看门狗定时器使用内置低速 CR 振荡器计时，因此在
RTC 模式、停止模式、深层待机 RTC 模式、深层待机停止模
式以外的任何低功耗模式下都可以工作。
◼16 位自由运行定时器 × 3 通道/单元
◼输入捕捉 × 4 通道/单元
◼输出比较 × 6 通道/单元
◼A/D 启动比较 × 2 通道/单元
◼波形发生器 × 3 通道/单元
◼16 位 PPG 定时器 × 3 通道/单元
CRC (Cyclic Redundancy Check)加速器
CRC 加速器进行软件处理负荷高的 CRC 计算，以减轻数据接
收及存储整合性确认的处理负荷。
支持 CCITT CRC16 和 IEEE-802.3 CRC32。
使用以下功能可实现电机控制。
◼PWM 信号输出功能
◼DC 斩波器波形输出功能
◼死区定时器功能
◼CCITT CRC16 Generator Polynomial:0x1021
◼IEEE-802.3 CRC32 Generator Polynomial:0x04C11DB7
时钟/复位
[时钟]
◼输入捕捉功能
可选择 5 种时钟源(2 种外部振荡、2 种内部 CR 振荡、主
PLL)。
◼A/D 转换器启动功能
◼DTIF(电机紧急停止)中断功能
◼主时钟
◼副时钟
:
:
4 MHz ~ 48 MHz
32.768 kHz
4 MHz
实时时钟(RTC)
实时时钟可以计数 01 年 ~ 99 年的年/月/日/时/分/秒/周几。
◼内部高速 CR 时钟 :
◼内部低速 CR 时钟 :
◼主 PLL 时钟
100 kHz
◼有指定日期和时间的中断功能(年/月/日/时/分/秒/周几)。该功
能可用来仅仅指定年/月/日/时/分.
◼设定时间后/设定时间时的定时器中断功能
◼继续进行时间计数可以重写时间
◼自动计算闰年
[复位]
◼自 INITX 引脚的复位请求
◼上电复位
计时计数器
◼软件复位
计时计数器可把芯片从睡眠、定时器模式中唤醒。
间隔定时器: 使用最大 64s@副时钟:32.768 kHz
◼监视定时器复位
◼低压检测复位
◼时钟监视器复位
外部中断控制单元
◼外部中断输入引脚: 最多 23 个@80pin Package
◼不可屏蔽中断(NMI)输入引脚:1 个
时钟监视功能(CSV : Clock Super Visor)
该功能根据 CR 振荡器生成的时钟来监视外部时钟的异常。
◼检测出外部振荡时钟故障(时钟停止)时，复位有效。
◼检测出外部频率异常时，中断或复位有效。
文档编号：002-05654 版本*D
3 / 98
CY9B120M 系列
低压检测功能(LVD : Low Voltage Detect)
调试
本系列可在 2 个阶段监视 VCC 引脚的电压。VCC 引脚的电压
比设定的电压低时，低压检测功能生成中断或者复位。
串行线 JTAG 调试端口(SWJ-DP)
独特 ID
设定好 41 位芯片的固定值
◼ LVD1: 使用中断报告错误
◼ LVD2: 自动复位操作
电源
低功耗模式
◼ 支持大范围电压:
有 6 种低功耗模式。
VCC = 2.7V ~ 5.5V
◼ 睡眠
◼ 定时器
◼ RTC
◼ 停止
◼ 深层待机 RTC (可选择 RAM 保持的有/无)
◼ 深层待机停止 (可选择 RAM 保持的有/无)
文档编号：002-05654 版本*D
4 / 98
CY9B120M 系列
目录
1. 产品阵容.............................................................................................................................................................................. 7
2. 封装及产品型号................................................................................................................................................................... 8
3. 引脚配置图.......................................................................................................................................................................... 9
4. 引脚功能说明 .................................................................................................................................................................... 15
5. I/O 电路类型...................................................................................................................................................................... 31
6. 芯片处理注意事项 ............................................................................................................................................................. 38
6.1
6.2
6.3
设计上的注意事项........................................................................................................................................................ 38
封装注意事项............................................................................................................................................................... 39
使用环境注意事项........................................................................................................................................................ 40
7. 芯片使用注意事项 ............................................................................................................................................................. 41
8. 框图................................................................................................................................................................................... 43
9. 存储器容量........................................................................................................................................................................ 44
10. 存储器映射........................................................................................................................................................................ 44
11. 各 CPU 状态下的引脚状态 ................................................................................................................................................ 47
12. 电气特性............................................................................................................................................................................ 52
12.1 绝对最大额定值 ........................................................................................................................................................... 52
12.2 推荐工作条件............................................................................................................................................................... 54
12.3 直流特性...................................................................................................................................................................... 55
12.3.1 电流规格....................................................................................................................................................................... 55
12.3.2 引脚特性....................................................................................................................................................................... 58
12.4 交流特性...................................................................................................................................................................... 59
12.4.1 主时钟输入规格............................................................................................................................................................ 59
12.4.2 副时钟输入规格............................................................................................................................................................ 60
12.4.3 内置 CR 振荡规格......................................................................................................................................................... 60
12.4.4 主 PLL 的使用条件（主时钟用作 PLL 的输入时钟） .................................................................................................... 61
12.4.5 主 PLL 的使用条件（内置高速 CR 时钟用作主 PLL 的输入时钟） ............................................................................... 61
12.4.6 复位输入规格................................................................................................................................................................ 62
12.4.7 上电复位时序................................................................................................................................................................ 62
12.4.8 基本定时器输入时序..................................................................................................................................................... 63
12.4.9 CSIO/UART 时序 ......................................................................................................................................................... 64
12.4.10 外部输入时序............................................................................................................................................................ 72
12.4.11 Quad 计数器时序...................................................................................................................................................... 73
12.4.12 I2C 时序.................................................................................................................................................................... 75
12.4.13 JTAG 时序 ................................................................................................................................................................ 76
12.5 12 位 A/D 转换器 ......................................................................................................................................................... 77
12.6 10 位 D/A 转换器 ......................................................................................................................................................... 80
12.7 低压检测特性............................................................................................................................................................... 81
12.7.1 低压检测复位................................................................................................................................................................ 81
12.7.2 低压检测中断................................................................................................................................................................ 82
12.8 闪存擦/写特性.............................................................................................................................................................. 83
12.8.1 擦/写时间...................................................................................................................................................................... 83
12.8.2 擦/写周期和数据保持时间............................................................................................................................................. 83
12.9 从低功耗模式下的返回时间 ......................................................................................................................................... 84
12.9.1 返回因数:中断/WKUP................................................................................................................................................... 84
12.9.2 返回因数:复位............................................................................................................................................................... 86
13. 订购信息............................................................................................................................................................................ 88
文档编号：002-05654 版本*D
5 / 98
CY9B120M 系列
14. 封装尺寸图........................................................................................................................................................................ 89
文档修改记录.......................................................................................................................................................................... 97
文档编号：002-05654 版本*D
6 / 98
CY9B120M 系列
1. 产品阵容
存储器容量
产品名称
CY9BF121K/L/M
CY9BF122K/L/M
CY9BF124K/L/M
主要区域
工作区域
SRAM0
SRAM1
总计
64 KB
32 KB
8 KB
8 KB
16 KB
128 KB
32 KB
8 KB
8 KB
16 KB
256 KB
32 KB
16 KB
16 KB
32 KB
片上闪存
片上 SRAM
功能
CY9BF121K
CY9BF122K
CY9BF124K
CY9BF121L
CY9BF122L
CY9BF124L
CY9BF121M
CY9BF122M
CY9BF124M
产品名称
引脚数
48
64
80/96
Cortex-M3
72 MHz
CPU
频率
电源电压范围
2.7 V ~ 5.5 V
8ch.
DMAC
4ch.(最多)
ch.0/1/3:带 FIFO
ch.5:不带 FIFO
(ch.1/5 仅可使用 UART,
LIN)
8ch.(最多)
ch.0/1/3/4: 带 FIFO
ch.2/5/6/7:不带 FIFO
多功能串行(UART/CSIO/LIN/I2C)
(ch.1 仅可使用 UART,LIN)
基本定时器(PWC/重载定时器/PWM/PPG)
A/D 启动比较
输入捕捉
8ch.(最多)
2ch.
4ch.*
3ch.
6ch.
3ch.
3ch.
自由运行定时器
输出比较
1 unit
波形发生器
PPG
Quad 计数器
双定时器
2ch.(最多)
1ch.
1 unit
1 unit
实时时钟
计时计数器
1 unit
支持
CRC 加速器
监视定时器
1ch.(SW) + 1ch.(HW)
19pins (最多) + NMI × 1
50 pins (最多)
23ch.(2 unit)
支持
外部中断
14 pins (最多) + NMI × 1
35 pins (最多)
23pins (最多) + NMI × 1
60 pins (最多)
I/O 口
12 位 A/D 转换器
时钟异常检测功能(CSV)
低压检测功能(LVD)
14ch.(2 unit)
26ch.(2 unit)
2ch.
高速
低速
4 MHz
内置 CR
100 kHz
调试功能
SWJ-DP
独特 ID
支持
*:可使用的外部输入通道如下所示。
• ch.0 ~ ch.3 :CY9BF121M/F122M/F124M
• ch.0, ch.2, ch.3 :CY9BF121K/F122K/F124K, CY9BF121L/F122L/F124L
注意事项:受封装引脚数量的限制，未配置各产品搭载的外设功能的全部信号。
需要某种功能时，可使用 I/O 口的端口重定位功能进行再配置。
如欲了解有关内置 CR 的精确度，请参考“12 电气特性 12.4 交流特性 12.4.3 内置 CR 振荡规格”。
文档编号：002-05654 版本*D
7 / 98
CY9B120M 系列
2. 封装及产品型号
CY9BF121K
CY9BF122K
CY9BF124K
CY9BF121L
CY9BF122L
CY9BF124L
CY9BF121M
CY9BF122M
CY9BF124M
产品型号
封装
LQFP:
QFN:
LQA048 (0.5mm 间距)
-
-
-
-
-
-
-
VNA048 (0.5mm 间距)
LQD064 (0.5mm 间距)
LQG064 (0.65mm 间距)
VNC064 (0.5mm 间距)
LQH080 (0.5mm 间距)
LQJ080 (0.65mm 间距)
FDG096 (0.5mm 间距)
LQFP:
LQFP:
QFP:
-
-
-
-
-
-
LQFP:
LQFP:
BGA:
-
-
-
:支持
注意事项:关于各封装，参照"封装尺寸图"。
文档编号：002-05654 版本*D
8 / 98
CY9B120M 系列
3. 引脚配置图
LQH080/LQJ080
(TOP VIEW)
VCC
1
2
3
4
5
6
7
8
9
60 P20/INT05_0/CROUT_0/AIN1_1
P50/AN22/INT00_0/AIN0_2/SIN3_1
59 P21/AN14/SIN0_0/INT06_1/BIN1_1/WKUP2
58 P22/AN13/SOT0_0/TIOB7_1/ZIN1_1
57 P23/AN12/SCK0_0/TIOA7_1
56 P1B/AN11/SOT4_1/INT20_2/IC01_1
55 P1A/AN10/SIN4_1/INT05_1/IC00_1
54 P19/AN09/SCK2_2
P51/AN23/INT01_0/BIN0_2/SOT3_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
P53/SIN6_0/TIOA1_2/INT07_2
P54/SOT6_0/TIOB1_2/INT18_1
P55/SCK6_0/ADTG_1/INT19_1
P56/INT08_2
53 P18/AN08/SOT2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
52 AVRL
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2 10
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2 11
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6 12
P39/DTTI0X_0/INT06_0/ADTG_2 13
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2 14
P3B/RTO01_0/TIOA1_1 15
51 AVRH
LQFP - 80
50 AVCC
49 P17/AN07/SIN2_2/INT04_1
48 P16/AN06/SCK0_1/INT15_0
47 P15/AN05/SOT0_1/INT14_0/IC03_2
46 P14/AN04/SIN0_1/INT03_1/IC02_2
45 AVSS
P3C/RTO02_0/TIOA2_1/INT18_2 16
P3D/RTO03_0/TIOA3_1 17
44 P12/AN02/SOT1_1/IC00_2
43 P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
42 P10/AN00
P3E/RTO04_0/TIOA4_1/INT19_2 18
P3F/RTO05_0/TIOA5_1 19
VSS 20
41 VCC
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
9 / 98
CY9B120M 系列
LQD064/LQG064
(TOP VIEW)
VCC
P50/AN22/INT00_0/AIN0_2/SIN3_1
1
2
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
P21/AN14/SIN0_0/INT06_1/WKUP2
P22/AN13/SOT0_0/TIOB7_1
P23/AN12/SCK0_0/TIOA7_1
P19/AN09/SCK2_2
P51/AN23/INT01_0/BIN0_2/SOT3_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
P30/AN25/AIN0_0/TIOB0_1/INT03_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
P39/DTTI0X_0/INT06_0/ADTG_2
3
4
5
P18/AN08/SOT2_2
6
AVRL
7
AVRH
LQFP - 64
8
AVCC
9
P17/AN07/SIN2_2/INT04_1
P15/AN05/SOT0_1/INT14_0/IC03_2
P14/AN04/SIN0_1/INT03_1/IC02_2
AVSS
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
P3B/RTO01_0/TIOA1_1
10
11
12
13
14
15
16
P3C/RTO02_0/TIOA2_1/INT18_2
P3D/RTO03_0/TIOA3_1
P12/AN02/SOT1_1/IC00_2
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
P10/AN00
P3E/RTO04_0/TIOA4_1/INT19_2
P3F/RTO05_0/TIOA5_1
VSS
VCC
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
10 / 98
CY9B120M 系列
VNC064
(TOP VIEW)
VCC
P50/AN22/INT00_0/AIN0_2/SIN3_1
1
2
3
4
5
6
7
8
9
48 P21/AN14/SIN0_0/INT06_1/WKUP2
47 P22/AN13/SOT0_0/TIOB7_1
46 P23/AN12/SCK0_0/TIOA7_1
45 P19/AN09/SCK2_2
44 P18/AN08/SOT2_2
43 AVRL
P51/AN23/INT01_0/BIN0_2/SOT3_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
P30/AN25/AIN0_0/TIOB0_1/INT03_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
P39/DTTI0X_0/INT06_0/ADTG_2
42 AVRH
QFN - 64
41 AVCC
40 P17/AN07/SIN2_2/INT04_1
39 P15/AN05/SOT0_1/INT14_0/IC03_2
38 P14/AN04/SIN0_1/INT03_1/IC02_2
37 AVSS
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2 10
P3B/RTO01_0/TIOA1_1 11
P3C/RTO02_0/TIOA2_1/INT18_2 12
P3D/RTO03_0/TIOA3_1 13
36 P12/AN02/SOT1_1/IC00_2
35 P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
34 P10/AN00
P3E/RTO04_0/TIOA4_1/INT19_2 14
P3F/RTO05_0/TIOA5_1 15
VSS 16
33 VCC
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
11 / 98
CY9B120M 系列
LQA048
(TOP VIEW)
VCC
P50/AN22/INT00_0/AIN0_2/SIN3_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
P39/DTTI0X_0/INT06_0/ADTG_2
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
P3B/RTO01_0/TIOA1_1
1
2
36
35
34
33
32
31
30
29
28
27
26
25
P21/AN14/SIN0_0/INT06_1/WKUP2
P22/AN13/SOT0_0/TIOB7_1
P23/AN12/SCK0_0/TIOA7_1
AVRL
3
4
5
AVRH
6
AVCC
LQFP - 48
7
P15/AN05/SOT0_1/INT14_0/IC03_2
P14/AN04/SIN0_1/INT03_1/IC02_2
AVSS
P3C/RTO02_0/TIOA2_1/INT18_2
P3D/RTO03_0/TIOA3_1
8
9
P3E/RTO04_0/TIOA4_1/INT19_2
P3F/RTO05_0/TIOA5_1
10
11
12
P12/AN02/SOT1_1/IC00_2
P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
P10/AN00
VSS
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
12 / 98
CY9B120M 系列
VNA048
(TOP VIEW)
VCC
P50/AN22/INT00_0/AIN0_2/SIN3_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
P39/DTTI0X_0/INT06_0/ADTG_2
1
2
3
4
5
6
7
8
9
36 P21/AN14/SIN0_0/INT06_1/WKUP2
35 P22/AN13/SOT0_0/TIOB7_1
34 P23/AN12/SCK0_0/TIOA7_1
33 AVRL
32 AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
P3B/RTO01_0/TIOA1_1
31 AVCC
QFN - 48
30 P15/AN05/SOT0_1/INT14_0/IC03_2
29 P14/AN04/SIN0_1/INT03_1/IC02_2
28 AVSS
P3C/RTO02_0/TIOA2_1/INT18_2
P3D/RTO03_0/TIOA3_1
P3E/RTO04_0/TIOA4_1/INT19_2 10
P3F/RTO05_0/TIOA5_1 11
VSS 12
27 P12/AN02/SOT1_1/IC00_2
26 P11/AN01/SIN1_1/INT02_1/FRCK0_2/WKUP1
25 P10/AN00
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
13 / 98
CY9B120M 系列
FDG096
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
TMS/
SWDIO
A
TRSTX
VSS
VSS
VCC
AN22
P53
P81
VSS
AN23
P54
AN25
VSS
P33
P3B
P3E
VSS
C
P80
AN24
VSS
P55
VCC
AN20
AN21
Index
VSS
P63
AN18
P0D
P0E
VSS
AN17
AN16
P07
VSS
TDI
TDO/
SWO
TCK/
B
C
D
E
F
SWCLK
AN19
AN15
VSS
AN13
AN11
AN08
AN06
P20
AN14
VSS
AN09
AN12
AN10
P56
AN26
VSS
P39
VSS
P32
AN07 AVRH
AN05 AVRL
G
H
J
P3A
P3D
VCC
VSS
P3C
VSS
X1A
X0A
AN04 AVSS AVCC
P3F
INITX
VSS
P48
P45
P44
P4A
P49
VSS
P4D
P4C
P4B
AN02
P4E
VSS
MD1
X0
AN01
VSS
X1
AN00
VCC
VSS
K
L
MD0
注意事项:
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
文档编号：002-05654 版本*D
14 / 98
CY9B120M 系列
4. 引脚功能说明
按照引脚号
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
1
B1
1
1
VCC
P50
-
INT00_0
AIN0_2
SIN3_1
AN22
2
3
C1
C2
2
2
F
F
N
N
P51
INT01_0
BIN0_2
SOT3_1
(SDA3_1)
AN23
3
4
3
4
P52
INT02_0
ZIN0_2
SCK3_1
(SCL3_1)
AN24
4
B3
F
N
P53
SIN6_0
TIOA1_2
INT07_2
P54
SOT6_0
(SDA6_0)
TIOB1_2
INT18_1
P55
5
6
D1
D2
-
-
-
-
E
E
L
L
SCK6_0
(SCL6_0)
ADTG_1
INT19_1
P56
INT08_2
P30
AIN0_0
TIOB0_1
INT03_2
AN25
7
8
9
D3
E1
E2
-
-
-
-
-
E
E
F
L
L
5
N
P31
BIN0_0
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
AN26
10
E3
6
-
F
N
文档编号：002-05654 版本*D
15 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
P32
ZIN0_0
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
P33
11
G1
7
-
E
L
INT04_0
TIOB3_1
SIN6_1
12
13
G2
G3
8
9
-
E
E
L
L
ADTG_6
P39
DTTI0X_0
INT06_0
ADTG_2
P3A
5
RTO00_0
(PPG00_0)
TIOA0_1
INT07_0
SUBOUT_2
RTCCO_2
P3B
14
H1
10
6
G
L
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
INT18_2
P3D
RTO03_0
(PPG02_0)
TIOA3_1
P3E
RTO04_0
(PPG04_0)
TIOA4_1
INT19_2
P3F
15
16
17
18
19
H2
H3
J1
J2
J4
11
12
13
14
15
7
8
G
G
G
G
G
K
L
9
K
L
10
11
RTO05_0
(PPG04_0)
TIOA5_1
VSS
K
20
21
L1
L5
16
-
12
-
-
P44
TIOA4_0
INT10_0
P45
G
G
L
L
22
K5
-
-
TIOA5_0
INT11_0
文档编号：002-05654 版本*D
16 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
23
24
25
L2
L4
K1
17
-
13
-
C
-
-
-
VSS
18
14
VCC
P46
26
L3
19
15
D
F
X0A
P47
X1A
27
28
K3
K4
20
21
16
17
D
B
G
C
INITX
P48
29
J5
-
-
18
-
INT14_1
SIN3_2
P49
TIOB0_0
INT20_1
DA0_0
SOT3_2
(SDA3_2)
AIN0_1
P4A
E
L
30
K6
22
L
L
TIOB1_0
INT21_1
DA1_0
SCK3_2
(SCL3_2)
BIN0_1
P4B
19
-
31
J6
23
L
L
TIOB2_0
INT22_1
IGTRG_0
ZIN0_1
P4C
32
33
L7
24
25
-
-
E
I*
L
L
TIOB3_0
SCK7_1
(SCL7_1)
INT12_0
AIN1_2
P4D
K7
TIOB4_0
SOT7_1
(SDA7_1)
INT13_0
BIN1_2
P4E
34
35
J7
26
27
-
-
I*
I*
L
L
TIOB5_0
INT06_2
SIN7_1
ZIN1_2
MD1
K8
36
37
K9
L8
28
29
20
21
C
K
E
D
PE0
MD0
文档编号：002-05654 版本*D
17 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
L9
X0
PE2
38
39
30
31
22
23
A
A
A
B
X1
PE3
L10
40
41
L11
K11
32
33
24
-
VSS
-
-
VCC
P10
42
43
J11
J10
34
35
25
26
F
F
M
N
AN00
P11
AN01
SIN1_1
INT02_1
FRCK0_2
WKUP1
P12
AN02
44
45
46
J8
H10
H9
36
37
38
27
28
29
F
M
SOT1_1
(SDA1_1)
IC00_2
AVSS
-
P14
AN04
INT03_1
IC02_2
SIN0_1
P15
F
F
N
N
AN05
IC03_2
SOT0_1
(SDA0_1)
INT14_0
P16
47
G10
39
30
AN06
48
49
G9
-
-
-
F
F
N
N
SCK0_1
(SCL0_1)
INT15_0
P17
AN07
F10
40
SIN2_2
INT04_1
AVCC
AVRH
AVRL
50
51
52
H11
F11
G11
41
42
43
31
32
33
-
-
-
P18
AN08
53
54
F9
44
45
-
-
F
F
M
M
SOT2_2
(SDA2_2)
P19
AN09
SCK2_2
(SCL2_2)
E11
文档编号：002-05654 版本*D
18 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
P1A
AN10
55
E10
-
-
SIN4_1
INT05_1
IC00_1
P1B
F
F
F
F
N
N
M
M
AN11
SOT4_1
(SDA4_1)
IC01_1
INT20_2
P23
SCK0_0
(SCL0_0)
TIOA7_1
AN12
56
57
58
E9
D10
D9
-
-
46
34
P22
SOT0_0
(SDA0_0)
TIOB7_1
AN13
47
-
35
-
ZIN1_1
P21
SIN0_0
INT06_1
WKUP2
BIN1_1
AN14
59
60
C11
C10
48
36
F
E
N
N
P20
INT05_0
CROUT_0
AIN1_1
P00
-
-
61
62
63
64
A10
B9
49
50
51
52
37
38
39
40
E
E
E
E
J
J
J
J
TRSTX
P01
TCK
SWCLK
P02
TDI
B11
A9
P03
TMS
SWDIO
P04
65
66
B8
A8
53
-
41
-
TDO
SWO
E
E
J
P07
ADTG_0
INT23_1
P0A
L
SIN4_0
INT00_2
AN15
67
C8
54
-
J*
N
文档编号：002-05654 版本*D
19 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
P0B
SOT4_0
(SDA4_0)
TIOB6_1
AN16
68
C7
55
-
J*
J*
N
N
INT18_0
P0C
SCK4_0
(SCL4_0)
TIOA6_1
INT19_0
AN17
69
B7
56
-
P0D
RTS4_0
TIOA3_2
INT20_0
P0E
70
71
B6
C6
-
-
-
-
E
E
L
L
CTS4_0
TIOB3_2
INT21_0
P0F
NMIX
SUBOUT_0
CROUT_1
RTCCO_0
WKUP0
AN18
72
A6
57
42
F
I
P63
INT03_0
P62
SCK5_0
(SCL5_0)
ADTG_3
AN19
73
74
B5
C5
-
-
-
E
F
L
58
M
P61
SOT5_0
(SDA5_0)
TIOB2_2
DTTI0X_2
AN20
75
76
B4
C4
59
60
43
44
F
M
N
P60
SIN5_0
TIOA2_2
INT15_1
WKUP3
IGTRG_1
AN21
J*
文档编号：002-05654 版本*D
20 / 98
CY9B120M 系列
引脚号
I/O 电路
类型
引脚状态
类型
引脚名称
LQFP-64
QFN-64
LQFP-48
QFN-48
LQFP-80
BGA-96
A4
77
78
61
45
VCC
P80
-
A3
62
46
H
H
H
H
INT16_1
P81
INT17_1
VSS
79
80
A2
A1
63
64
47
48
-
-
A5, A7, A11, B2,
B10, C3, C9, F1,
F2, F3, J3, J9,
K2, K10, L6
-
-
-
VSS
*:耐 5V I/O
文档编号：002-05654 版本*D
21 / 98
CY9B120M 系列
按照引脚功能
引脚名称(例如 XXX_1, XXX_2)中下划线(“_”)后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使用扩展端
口功能寄存器(EPFR)选择引脚。
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
ADC
ADTG_0
ADTG_1
ADTG_2
ADTG_3
ADTG_6
AN00
AN01
AN02
AN04
AN05
AN06
AN07
AN08
AN09
AN10
AN11
AN12
AN13
AN14
AN15
AN16
AN17
AN18
AN19
AN20
AN21
AN22
AN23
AN24
AN25
66
7
A8
D3
G3
C5
G2
J11
J10
J8
H9
G10
G9
F10
F9
E11
E10
E9
D10
D9
C11
C8
C7
B7
A6
C5
B4
C4
C1
C2
B3
E2
E3
H1
K6
E2
H2
D1
J6
-
-
9
58
8
34
35
36
38
39
-
40
44
45
-
-
-
5
-
-
25
26
27
29
30
-
A/D 转换器外部触发输入引脚
13
74
12
42
43
44
46
47
48
49
53
54
55
56
57
58
59
67
68
69
72
74
75
76
2
-
-
-
-
-
-
46
47
48
54
55
56
57
58
59
60
2
3
4
5
6
10
22
5
11
-
23
6
-
12
60
24
7
59
13
-
25
8
-
34
35
36
-
-
-
42
-
43
44
2
3
4
-
-
6
18
-
7
-
19
-
-
8
44
-
-
43
9
-
-
-
-
-
10
-
A/D 转换器模拟输入引脚。
ANxx 表示 ADC ch.xx。
3
4
9
AN26
10
14
30
9
15
5
31
10
6
16
76
32
11
75
17
70
33
12
71
21
18
34
基本定时器
基本定时器 ch.0 的 TIOA 引脚
基本定时器 ch.0 的 TIOB 引脚
TIOA0_1
TIOB0_0
TIOB0_1
TIOA1_1
TIOA1_2
TIOB1_0
TIOB1_1
TIOB1_2
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
TIOA3_1
TIOA3_2
TIOB3_0
TIOB3_1
TIOB3_2
TIOA4_0
TIOA4_1
TIOB4_0
0
基本定时器
基本定时器 ch.1 的 TIOA 引脚
基本定时器 ch.1 的 TIOB 引脚
基本定时器 ch.2 的 TIOA 引脚
基本定时器 ch.2 的 TIOB 引脚
基本定时器 ch.3 的 TIOA 引脚
基本定时器 ch.3 的 TIOB 引脚
1
E3
D2
H3
C4
L7
G1
B4
J1
B6
K7
G2
C6
L5
基本定时器
2
基本定时器
3
基本定时器
-
14
26
基本定时器 ch.4 的 TIOA 引脚
基本定时器 ch.4 的 TIOB 引脚
4
J2
J7
文档编号：002-05654 版本*D
22 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
基本定时器
TIOA5_0
TIOA5_1
TIOB5_0
TIOA6_1
TIOB6_1
TIOA7_1
TIOB7_1
SWCLK
SWDIO
SWO
22
19
35
69
68
57
58
62
64
65
62
63
65
64
61
K5
J4
K8
-
-
11
-
-
-
34
35
38
40
41
38
39
41
40
37
基本定时器 ch.5 的 TIOA 引脚
5
15
27
56
55
46
47
50
52
53
50
51
53
52
49
基本定时器 ch.5 的 TIOB 引脚
基本定时器 ch.6 的 TIOA 引脚
基本定时器 ch.6 的 TIOB 引脚
基本定时器 ch.7 的 TIOA 引脚
基本定时器 ch.7 的 TIOB 引脚
串行线调试接口时钟输入
串行线调试接口数据 I/O
串行线浏览器输出
基本定时器
B7
6
基本定时器
7
C7
D10
D9
B9
A9
B8
B9
B11
B8
A9
A10
调试
J-TAG 测试时钟输入
J-TAG 测试数据输入
J-TAG 调试数据输出
J-TAG 测试模式状态 I/O
J-TAG 测试复位输入引脚
TCK
TDI
TDO
TMS
TRSTX
文档编号：002-05654 版本*D
23 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
外部
中断
INT00_0
INT00_2
INT01_0
INT02_0
INT02_1
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_0
INT06_1
INT06_2
INT07_0
INT07_2
INT08_2
INT10_0
INT11_0
INT12_0
INT13_0
INT14_0
INT14_1
INT15_0
INT15_1
INT16_1
INT17_1
INT18_0
INT18_1
INT18_2
INT19_0
INT19_1
INT19_2
INT20_0
INT20_1
INT20_2
INT21_0
INT21_1
INT22_1
INT23_1
NMIX
2
67
3
C1
C8
C2
B3
J10
B5
H9
E2
G2
F10
E3
P20
E10
G1
G3
C11
K8
H1
D1
E1
L5
2
54
3
4
35
-
38
5
8
40
6
-
-
7
9
48
27
10
-
-
-
2
-
3
4
26
-
29
-
-
-
-
-
-
外部中断请求 00 的输入引脚
外部中断请求 01 的输入引脚
外部中断请求 02 的输入引脚
4
43
73
46
9
外部中断请求 03 的输入引脚
外部中断请求 04 的输入引脚
外部中断请求 05 的输入引脚
12
49
10
60
55
11
13
59
35
14
5
-
5
36
-
6
-
-
-
-
-
外部中断请求 06 的输入引脚
外部中断请求 07 的输入引脚
外部中断请求 08 的输入引脚
外部中断请求 10 的输入引脚
外部中断请求 11 的输入引脚
外部中断请求 12 的输入引脚
外部中断请求 13 的输入引脚
8
21
22
33
34
47
29
48
76
78
79
68
6
K5
K7
J7
G10
J5
-
25
26
39
-
-
30
-
外部中断请求 14 的输入引脚
外部中断请求 15 的输入引脚
G9
C4
A3
A2
C7
D2
H3
C11
D3
J2
B6
K6
E9
C6
J6
-
-
60
62
63
55
-
12
56
-
14
-
22
-
44
46
47
-
-
8
-
-
10
-
18
-
-
外部中断请求 16 的输入引脚
外部中断请求 17 的输入引脚
外部中断请求 18 的输入引脚
外部中断请求 19 的输入引脚
16
59
7
18
70
30
56
71
31
32
66
72
外部中断请求 20 的输入引脚
外部中断请求 21 的输入引脚
-
23
24
-
19
-
-
外部中断请求 22 的输入引脚
外部中断请求 23 的输入引脚
不可屏蔽中断输入
L7
A8
A6
57
42
文档编号：002-05654 版本*D
24 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
GPIO
P00
P01
P02
P03
P04
P07
P0A
P0B
P0C
P0D
P0E
P0F
P10
P11
P12
P14
P15
P16
P17
P18
P19
P1A
P1B
P20
P21
P22
P23
P30
P31
P32
P33
P39
P3A
P3B
P3C
P3D
P3E
P3F
61
62
63
64
65
66
67
68
69
70
71
72
42
43
44
46
47
48
49
53
54
55
56
60
59
58
57
9
A10
B9
B11
A9
B8
A8
C8
C7
B7
B6
C6
A6
J11
J10
J8
H9
G10
G9
F10
F9
E11
E10
E9
C10
C11
D9
D10
E2
49
50
51
52
53
-
54
55
56
-
37
38
39
40
41
-
-
-
-
-
通用 I/O 口 0
-
-
57
34
35
36
38
39
-
40
44
45
-
-
-
48
47
46
5
6
7
8
9
10
11
12
13
14
15
42
25
26
27
29
30
-
-
-
-
-
-
-
36
35
34
-
-
-
-
5
通用 I/O 口 1
通用 I/O 口 2
通用 I/O 口 3
10
11
12
13
14
15
16
17
18
19
E3
G1
G2
G3
H1
H2
H3
J1
6
7
8
9
10
11
J2
J4
文档编号：002-05654 版本*D
25 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
GPIO
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P60
P61
P62
P63
P80
P81
PE0
21
22
26
27
29
30
31
32
33
34
35
2
3
4
5
6
7
8
76
75
74
73
78
79
36
38
39
59
46
L5
K5
L3
K3
J5
K6
J6
L7
-
-
-
-
15
16
-
18
19
-
-
-
-
2
3
4
-
-
-
-
44
43
-
19
20
-
22
23
24
25
26
27
2
3
4
-
-
-
-
60
59
58
-
62
63
28
30
31
48
38
通用 I/O 口 4
K7
J7
K8
C1
C2
B3
D1
D2
D3
E1
C4
B4
C5
B5
A3
A2
K9
L9
通用 I/O 口 5
通用 I/O 口 6
-
46
47
20
22
23
36
29
通用 I/O 口 8
通用 I/O 口 E
PE2
PE3
L10
C11
H9
多功能串口
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
SIN1_1
多功能串口 ch.0 的输入引脚
0
多功能串口 ch.0 的输出引脚。
58
47
57
D9
47
39
46
35
30
34
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3)使用
时，可用作 SOT0；充当 I2C 引脚(工作模式 4)时，
可用作 SDA0。
多功能串口 ch.0 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2)使用时，可用作
SCK0；充当 I2C 引脚(工作模式 4)使用时，可用作
SCL0。
G10
D10
48
43
G9
-
-
多功能串口
多功能串口 ch.1 的输入引脚
J10
35
26
1
多功能串口 ch.1 的输出引脚。
UART/LIN 引脚(工作模式 0,1,3)使用时，可用作
SOT1。
SOT1_1
(SDA1_1)
44
49
J8
36
40
27
-
多功能串口
多功能串口 ch.2 的输入引脚
SIN2_2
F10
2
多功能串口 ch.2 的输出引脚。
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3)使用
时，可用作 SOT2; 充当 I2C 引脚(工作模式 4)时，
可用作 SDA2。
多功能串口 ch.2 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2)时，可用作 SCK2; 充
当 I2C 引脚(工作模式 4)，可用作 SCL2。
SOT2_2
(SDA2_2)
53
54
F9
44
45
-
-
SCK2_2
(SCL2_2)
E11
文档编号：002-05654 版本*D
26 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
多功能串口
SIN3_1
SIN3_2
2
C1
J5
2
-
2
-
多功能串口 ch.3 的输入引脚
3
29
SOT3_1
(SDA3_1)
3
30
4
C2
K6
B3
3
-
3
-
多功能串口 ch.3 的输出引脚。
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3)使用
时，可用作 SOT3; 充当 I2C 引脚(工作模式 4)使
用，可用作 SDA3。
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
4
4
多功能串口 ch.3 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2)使用时，可用作 SCK3;
充当 I2C 引脚(工作模式 4)使用时，可用作 SCL3。
SCK3_2
(SCL3_2)
31
67
J6
-
-
-
多功能串口
SIN4_0
SIN4_1
C8
54
4
多功能串口 ch.4 的输入引脚
55
68
E10
C7
-
-
-
SOT4_0
(SDA4_0)
多功能串口 ch.4 的输出引脚。
55
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3)使用
时，可用作 SOT4; 充当 I2C 引脚(工作模式 4)使用
时，可用作 SDA4。
SOT4_1
(SDA4_1)
56
69
E9
B7
-
-
-
多功能串口 ch.4 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2)使用时，可用作 SCK4;
充当 I2C 引脚(工作模式 4)使用时，可用作 SCL4。
SCK4_0
(SCL4_0)
56
多功能串口 ch.4 的 RTS 输出引脚
多功能串口 ch.4 的 CTS 输入引脚
多功能串口 ch.5 的输入引脚
RTS4_0
CTS4_0
SIN5_0
70
71
76
B6
C6
C4
-
-
-
-
多功能串口
5
60
44
多功能串口 ch.5 的输出引脚。
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3)使用
时，可用作 SOT5; 充当 I2C 引脚(工作模式 4)使用
时，可用作 SDA5。
SOT5_0
(SDA5_0)
75
74
B4
C5
59
58
43
-
多功能串口 ch.5 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2)使用时，可用作 SCK5;
充当 I2C 引脚(工作模式 4)使用时，可用作 SCL5。
SCK5_0
(SCL5_0)
文档编号：002-05654 版本*D
27 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
多功能串口
SIN6_0
SIN6_1
5
D1
G2
-
-
-
多功能串口 ch.6 的输入引脚
6
12
8
SOT6_0
(SDA6_0)
6
D2
G1
D3
E3
K8
-
7
-
-
-
-
-
多功能串口 ch.6 的输出引脚。
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3) 使用
时，可用作 SOT6; 充当 I2C 引脚(工作模式 4)使用
时，可用作 SDA6。
SOT6_1
(SDA6_1)
11
7
SCK6_0
(SCL6_0)
-
多功能串口 ch.6 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2) 使用时，可用作
SCK6; 充当 I2C 引脚(工作模式 4)使用时，可用作
SCL6。
SCK6_1
(SCL6_1)
10
35
6
多功能串口
7
多功能串口 ch.7 的输入引脚
SIN7_1
27
多功能串口 ch.7 的输出引脚。
充当 UART/CSIO/LIN 引脚(工作模式 0 ~ 3) 使用
时，可用作 SOT7; 充当 I2C 引脚(工作模式 4)使用
时，可用作 SDA7。
多功能串口 ch.7 的时钟 I/O 引脚。
充当 CSIO 引脚(工作模式 2) 使用时，可用作
SCK7; 充当 I2C 引脚(工作模式 4)使用时，可用作
SCL7。
SOT7_1
(SDA7_1)
34
33
J7
26
25
-
-
SCK7_1
(SCL7_1)
K7
文档编号：002-05654 版本*D
28 / 98
CY9B120M 系列
引脚号
引脚功能
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
多功能定时器
DTTI0X_0
DTTI0X_2
13
75
G3
B4
9
5
控制多功能定时器 0 的 RTO00 ~ RTO05 输出的波
形发生器的输入信号
0
59
43
16 位自由运行定时器 ch.0 外部时钟输入引脚
FRCK0_2
IC00_1
IC00_2
IC01_1
IC02_2
IC03_2
43
55
44
56
46
47
J10
E10
J8
35
-
26
-
36
-
27
-
多功能定时器 0 的 16 位输入捕捉输入引脚。
ICxx 表示通道号。
E9
H9
38
39
29
30
G10
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG00。
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG00。
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG02。
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG02。
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG04。
多功能定时器 0 的波形发生器输出引脚。
PPG0 输出模式下使用时，可用作 PPG04。
RTO00_0
(PPG00_0)
14
15
16
17
18
19
H1
H2
H3
J1
J2
J4
10
11
12
13
14
15
6
7
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
8
RTO03_0
(PPG02_0)
9
RTO04_0
(PPG04_0)
10
11
RTO05_0
(PPG04_0)
IGTRG_0
IGTRG_1
AIN0_0
AIN0_1
AIN0_2
BIN0_0
BIN0_1
BIN0_2
ZIN0_0
ZIN0_1
ZIN0_2
AIN1_1
AIN1_2
BIN1_1
BIN1_2
ZIN1_1
ZIN1_2
32
76
9
30
2
10
31
3
11
32
4
60
33
59
34
58
35
L7
C4
E2
K6
C1
E3
J6
C2
G1
L7
B3
C10
K7
C11
J7
24
60
5
22
2
6
23
3
7
24
4
-
25
-
-
44
-
-
2
-
-
3
-
-
4
-
PPG IGBT 模式外部触发输入引脚
Quad
计数器
0
QPRC ch.0 的 AIN 输入引脚
QPRC ch.0 的 BIN 输入引脚
QPRC ch.0 的 ZIN 输入引脚
Quad
计数器
1
QPRC ch.1 的 AIN 输入引脚
QPRC ch.1 的 BIN 输入引脚
QPRC ch.1 的 ZIN 输入引脚
-
-
-
-
26
-
27
D9
K8
-
文档编号：002-05654 版本*D
29 / 98
CY9B120M 系列
引脚号
引脚功能
实时时钟
引脚名称
功能说明
LQFP-64 LQFP-48
LQFP-80
BGA-96
QFN-64
QFN-48
RTCCO_0
RTCCO_2
SUBOUT_0
SUBOUT_2
WKUP0
WKUP1
WKUP2
WKUP3
DA0
72
14
72
14
72
43
59
76
30
31
A6
H1
A6
H1
A6
J10
C11
C4
K6
J6
57
10
57
10
57
35
48
60
22
23
42
6
42
6
42
26
36
44
18
19
实时时钟的 0.5 秒脉冲输出引脚
副时钟输出引脚
低功耗
模式
深层待机模式返回信号输入引脚 0
深层待机模式返回信号输入引脚 1
深层待机模式返回信号输入引脚 2
深层待机模式返回信号输入引脚 3
D/A 转换器 ch.0 的模拟输出引脚
D/A 转换器 ch.1 的模拟输出引脚
外部复位输入引脚。
INITX="L"时，复位有效。
模式 0 引脚。
正常工作时，须输入 MD0="L"。对闪存进行串行编
程时，须输入 MD0="H"。
模式 1 引脚。
闪存串行写入时候，须输入 MD1="L"。
电源引脚
DAC
RESET
Mode
DA1
INITX
MD0
MD1
28
37
36
K4
L8
K9
21
29
28
17
21
20
POWER
GND
VCC
VCC
VCC
VCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
X0
1
25
41
77
-
-
-
-
20
-
-
-
24
40
-
-
-
-
-
B1
K1
K11
A4
F1
F2
F3
B2
L1
K2
1
18
33
61
-
1
14
-
45
-
电源引脚
电源引脚
电源引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
GND 引脚
-
-
-
-
-
-
16
-
12
-
J3
L6
L4
-
-
-
-
-
-
L11
K10
J9
B10
C9
D11
A11
A7
C3
A5
A1
L9
L3
L10
K3
C10
A6
H11
F11
H10
G11
L2
32
-
24
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
GND 引脚
GND 引脚
GND 引脚
GND 引脚
-
-
-
-
-
-
80
38
26
39
27
60
72
50
51
45
52
23
64
30
19
31
20
-
48
22
15
23
16
-
主时钟(振荡)输入引脚
副时钟(振荡)输入引脚
主时钟(振荡) I/O 引脚
副时钟(振荡) I/O 引脚
CLOCK
X0A
X1
X1A
CROUT_0
CROUT_1
AVCC
AVRH
AVSS
AVRL
C
高速内置 CR 振荡时钟输出端口
57
41
42
37
43
17
42
31
32
28
33
13
A/D 转换器, D/A 转换器的模拟电源引脚
A/D 转换器的模拟基准电压输入引脚
A/D 转换器, D/A 转换器的 GND 引脚
A/D 转换器的模拟基准电压输入引脚
电源稳定电容引脚
Analog
POWER
Analog
GND
C 引脚
文档编号：002-05654 版本*D
30 / 98
CY9B120M 系列
5. I/O 电路类型
类型
电路
备注
A
可切换主振荡/GPIO
选择主振荡功能时
• 振荡反馈电阻:约 1 MΩ
• 带待机控制
上拉电阻
选择 GPIO 功能时
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带上拉电阻控制
• 带待机控制
数字输出
数字输出
P-ch
P-ch
X1A
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
N-ch
R
上拉电阻控制
数字输入
待机模式控制
时钟输入
反馈电阻
待机模式控制
数字输入
待机模式控制
上拉电阻
R
数字输出
P-ch
P-ch
X0A
数字输出
N-ch
上拉电阻控制
文档编号：002-05654 版本*D
31 / 98
CY9B120M 系列
类型
电路
备注
B
• CMOS 电平迟滞输入
• 上拉电阻:约 50 kΩ
上拉电阻
数字输入
C
• 开漏输出
• CMOS 电平迟滞输入
数字输入
数字输出
N-ch
文档编号：002-05654 版本*D
32 / 98
CY9B120M 系列
类型
电路
备注
D
可切换副振荡/GPIO
选择副振荡功能时
• 振荡反馈电阻:约 5 MΩ
• 带待机控制
上 拉 电
阻
P-ch
P-ch
数字输出
数字输出
选择 GPIO 功能时
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带上拉电阻控制
• 带待机控制
X1A
N-ch
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
R
上拉电阻控制
数字输入
待机模式控制
时钟输入
反馈电阻
待机模式控制
数字输入
待机模式控制
上拉电阻
R
数字输出
P-ch
P-ch
X0A
数字输出
N-ch
上拉电阻控制
文档编号：002-05654 版本*D
33 / 98
CY9B120M 系列
类型
电路
备注
E
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带上拉电阻控制
• 带待机控制
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
• 用作 I2C 引脚时，数字输出 P-ch 晶
体管始终关闭。
P-ch
P-ch
数字输出
数字输出
• +B 输入可用
N-ch
R
上拉电阻控制
数字输入
待机模式控制
F
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带输入控制
• 模拟输入
• 带上拉电阻控制
• 带待机控制
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
• 用作 I2C 引脚时，数字输出 P-ch 晶
体管始终关闭。
数字输出
数字输出
P-ch
P-ch
• +B 输入可用
N-ch
上拉电阻控制
数字输入
R
待机模式控制
模拟输入
输入控制
文档编号：002-05654 版本*D
34 / 98
CY9B120M 系列
类型
电路
备注
G
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带上拉电阻控制
• 带待机控制
• 上拉电阻:约 50 kΩ
• IOH= -12 mA, IOL= 12 mA
• +B 输入可用
P-ch
P-ch
数字输出
数字输出
N-ch
R
上拉电阻控制
数字输入
待机模式控制
H
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带待机控制
• IOH = -18 mA, IOL = 16.5 mA
数字输出
数字输出
P-ch
N-ch
R
数字输入
待机模式控制
文档编号：002-05654 版本*D
35 / 98
CY9B120M 系列
类型
电路
备注
I
• CMOS 电平输出
• CMOS 电平迟滞输入
• 耐 5 V
• 带上拉电阻控制
• 带待机控制
P-ch
P-ch
数字输出
数字输出
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
• 可控制 PZR 寄存器
• 用作 I2C 引脚时，数字输出 P-ch 晶
体管始终关闭。
N-ch
R
上拉电阻控制
数字输入
待机模式控制
J
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带输入控制
• 模拟输入
• 耐 5 V
• 带上拉电阻控制
• 带待机控制
数字输出
数字输出
P-ch
P-ch
• 上拉电阻:约 50 kΩ
• IOH= -4 mA, IOL= 4 mA
• 可控制 PZR 寄存器
• 用作 I2C 引脚时，数字输出 P-ch 晶
N-ch
体管始终关闭。
上拉电阻控制
数字输入
R
待机模式控制
模拟输入
输入控制
K
• CMOS 电平迟滞输入
模式输入
文档编号：002-05654 版本*D
36 / 98
CY9B120M 系列
类型
电路
备注
L
• CMOS 电平输出
• CMOS 电平迟滞输入
• 带输入控制
• 模拟输出
P-ch
P-ch
N-ch
Digital output
Digital output
• 带上拉电阻控制
• 带待机控制
• 上拉电阻:约 50 kΩ
• IOH = -4 mA, IOL = 4 mA
Pull-up resistor control
Digital input
R
Standby mode Control
Analog output
文档编号：002-05654 版本*D
37 / 98
CY9B120M 系列
6. 芯片处理注意事项
半导体芯片存在一定的故障发生概率。半导体芯片的故障率很大程度受使用条件(电路条件、环境条件等)的影响。本节说明为了提高
产品可靠性，使用半导体芯片时需要注意和考虑的事项。
6.1 设计上的注意事项
本部分介绍使用半导体芯片进行电子产品设计时的注意事项。
遵守最大绝对额定值
对半导体芯片施加过多负荷(电压、电流、温度等)，可能会损坏半导体芯片。该等负荷的限度为最大绝对额定值。使用半导体芯片
时，不可超过任何一项最大绝对额定值。
遵守推荐工作条件
推荐工作条件为保证半导体芯片正常工作的条件。电气特性的额定值全部符合该推荐工作条件。
请在符合推荐工作条件的状态下使用。不符合条件的使用可能会影响芯片的可靠性。
本公司对使用本资料没有记载的项目、使用条件和逻辑组合，不提供任何保证。用户如欲在未记载的条件下使用时，请务必事先与
销售部门联系。
引脚的处置与保护
半导体芯片上有电源引脚和各种 I/O 引脚。对待这些引脚必须注意以下事项。
1. 过电压、过电流的防止
各引脚上施加超过最大额定值的电压、电流会损伤芯片内部，在极端情况下甚至会损坏芯片。设计产品时，请防止产生过电压、
过电流。
2. 输出引脚的保护
电源引脚或者其它输出引脚短路或连接大电容负载会产生大电流。长时间保持这种连接状态会损坏芯片，
因此不要进行此类连接。
3. 未使用输入引脚的处置
在悬空状态下使用高阻抗电平的输入引脚时，可能会引起操作不稳定。请使用合适的电阻连接到电源引脚或接地引脚。
锁存
半导体芯片由在电路板上形成的 P 型区和 N 型区构成。从外部施加异常电压时，内部寄生 PNPN 接合点(晶闸管结构)导通后，超过
数百 mA 的大电流可能会流至电源引脚。这现象叫锁存。
注意:发生锁存不仅降低芯片的可靠性，还有引起发热、冒烟和起火的危险。为避免以上现象发生，应该注意以下几点:
1. 不可向引脚施加超过最大额定的电压。注意异常噪声和电涌等。
2. 注意上电的先后顺序，切勿让异常电流流入。
遵守安全法规和标准
世界各国制定了诸如安全和电磁干扰等规章制度和标准。客户在设计产品时，请遵守这些规章制度和标准。
故障及安全设计
半导体芯片存在一定的故障发生概率。请用户对芯片和设备采取冗余设计、防火设计、防止过电流设计、防误动作设计等安全设计
措施，保证即使在设备发生故障的情况下，也不会造成人身伤害、火灾和社会损失。
文档编号：002-05654 版本*D
38 / 98
CY9B120M 系列
芯片使用注意事项
Cypress 半导体器件旨在用于标准应用（计算机、办公自动化和其它办公设备、工业、通信和测量设备、个人或家用设备等）。
注意:如果客户考虑把我们的产品用于特殊的应用中，发生故障或不正常运行可能直接危及生命安全或导致人身伤害或财产损失，或
者是在需要极高可靠性的场合（比如航空航天系统、原子能控制、海底中继器、车辆操作控制、医用维系生命设备等），请在使用前
咨询我们的销售代表。本公司不对未经事前同意进行此类使用造成的损失负责。
6.2 封装注意事项
封装分为直插型和表贴型。对这两类封装，仅符合本公司推荐工作条件的封装方可保障焊接耐热性等品质。关于封装详情，请咨询
本公司的销售部。
直插型
在印刷电路板上直接进行直插型封装有两种方法:在印刷电路板上直接焊接和使用插座进行封装。
直接在印刷电路板上焊接: 铅插入印刷电路板的通孔后，一般使用喷流焊锡法(波峰焊接方法)。这种情况下进行焊接时，超过最大保
存温度额定的热应力导入到铅上。请在符合 Cypress 推荐的工作条件下进行封装。
使用插座封装方法：插座接点的表面处理和 IC 的铅表面处理不同时，经过较长的时间后有可能发生接触不良的现象。建议用户封装
前确认此时的插座接点的表面处理和 IC 铅表面处理的状态。
表贴型
与直插型封装比较，表贴型封装的铅细薄，容易弯曲变形。此外，伴随着封装的多脚化，引脚间距变得狭窄，也容易发生引脚变形
产生的开路不合格或桥焊引起的短路，
因此必须采用合适的封装技术。Cypress 推荐回流焊方法，并已按照产品实施封装条件的等级分类。请按照 Cypress 推荐的等级分
类进行封装。
无铅封装
注意:使用 Sn-Pb 共晶焊料进行 BGA 封装的 Sn-Ag-Cu 球产品封装时，请注意有时会发生因使用状况而引起的接合强度下降现象。
半导体芯片保管
塑料封装使用树脂材料，放置在自然环境下容易吸湿。若在安装时加热吸湿后的封装可能会发生因界面剥离而降低耐湿性或者封装
产生裂痕的现象。请注意以下几点:
1. 保管场所的气温急剧变化会造成产品表面结露。应该避开此类环境，在温度变化较小的场所保管产品。
2. 本公司推荐使用干燥箱保管产品。保管时相对湿度应低于 70% RH，温度为 5°C ~ 30°C。打开干燥的封装时，推荐湿度为 40%
~ 70% RH。
3. Cypress 的半导体芯片使用防潮性高的铝质网状包装袋，并使用硅胶作为干燥剂。请将半导体芯片放入铝质网袋密封保管。
4. 请避免在腐蚀性气体充溢和灰尘弥漫的场所保管产品。
烘烤
吸湿后的封装通过烘烤(加热干燥)可进行除湿。烘烤时，请在 Cypress 推荐的条件下进行。
条件:125°C/24 小时
文档编号：002-05654 版本*D
39 / 98
CY9B120M 系列
静电
静电容易破坏半导体芯片，请注意以下几点:
1. 请将工作环境的相对湿度设定在 40% ~ 70% RH。必要时请考虑使用除静电装置(离子发生器)。
2. 使用的传输带、沾锡槽、焊烙铁及周围附加设备必须接地。
3. 为防止人体携带静电，请使用高电阻 (1 MΩ左右)将戒指或手镯接地，
身穿导电性能好的衣服鞋子，地面铺设导电垫等，把带电电荷减至最小。
4. 请将夹具及计量类仪表仪器接地或者进行防静电处理。
5. 收纳组装完成后的印刷板时，请避免使用容易带电的材料，如泡沫塑料等。
6.3 使用环境注意事项
半导体芯片的可靠性也取决于前述的外围温度及环境条件。
使用时请注意以下几点:
1. 湿度环境
长期在高湿度环境下使用芯片，有时会引起芯片以及印刷板的漏电等问题。如预计在高湿度环境使用芯片，请考虑进行防潮处
理。
2. 静电放电
半导体芯片靠近高压带电物体时，有时会因为放电产生误动作。这种情况下，请进行防静电或放电处理。
3. 腐蚀性气体、尘埃、油
如在有腐蚀性气体的环境中使用芯片，或在尘埃或油附在芯片时使用该芯片，芯片可能会因化学反应而受到不良影响。在这样的
环境下使用芯片时，请采取预防措施。
4. 放射线及宇宙射线
一般芯片设计并不预计在暴露于放射线或宇宙射线的环境下使用芯片。因此，请在屏蔽该等射线的环境下使用。
5. 冒烟及起火
注意:由于模质树脂型的芯片具有可燃性，所以不可在会起火的物质旁使用。芯片冒烟或起火时可能产生有毒气体。
其它特殊环境下使用 Cypress 产品时，请咨询 Cypress 销售部门。
文档编号：002-05654 版本*D
40 / 98
CY9B120M 系列
7. 芯片使用注意事项
关于电源引脚
若产品有多个 VCC, VSS 引脚，为防止芯片设计时因闩锁等产生误动作，可把芯片内同一电位上的引脚相互连接.为防止因额外的辐
射或者地线的上升致使选通信号发生误动作，请务必把这些引脚与外部电源或地线连接，以符合总输出电流的额定。
另外，考虑在本芯片各个电源引脚和 GND 引脚间连接尽可能低的电阻。此外，推荐在本芯片各个电源引脚和 GND 引脚间连接 1 个
约 0.1 μF 的陶瓷旁路电容。
稳定电源电压
即便在 VCC 电源电压的保证工作范围内，电源电压的瞬变也可能引发故障。电压稳定要以以下两者为基准。在商用频率(50 Hz ~ 60
Hz)下的 VCC 波纹变动(P-P 值)要保持在标准 VCC 的 10%或以下；在电源切换等短暂变化时，需把电压的瞬变率控制在 0.1 V/μs 或
以下。
晶振电路
X0/X1 引脚和 X0A/X1A 引脚附近的噪声可导致芯片出现误动作。在设计印刷电路板布线时，X0/X1 引脚、X0A/X1A 引脚、晶振要尽
量靠近地线的旁路电容。
强烈建议设计时地线应环绕 X0/X1 引脚和 X0A/X1A 引脚，这样印刷电路板才能够稳定工作。
对安装板上所用晶体振荡器产生的振荡进行评估。
副晶振
为保持较低的电流消耗，本系列的副晶振电路具有低增益。满足以下条件的晶振可推荐用于副晶振，从而稳定振荡。
◼表贴型
尺寸 :大于 3.2 mm × 1.5 mm
负载电容:大约 6 pF ~ 7 pF
◼直插型
负载电容:大约 6 pF ~ 7 pF
外部时钟使用注意事项
外部时钟用作主时钟输入时，X0/X1 引脚设定到外部时钟输入，时钟输入到 X0 引脚。X1(PE3)引脚可用作通用 I/O 口。
同样地，外部时钟用作副时钟输入时，X0A/X1A 引脚设定到外部时钟输入，时钟输入到 X0A 引脚。X1A(P47)引脚可用作通用 I/O
口。
• 外部时钟使用示例
本芯片
X0(X0A)
设定到外部时钟输入
用作通用 I/O 口时
X1(PE3), X1A (P47)
文档编号：002-05654 版本*D
41 / 98
CY9B120M 系列
多功能串行引脚用作 I2C 引脚时的注意事项
如果多功能串行引脚用作 I2 引脚数字输出 P-ch 晶体管始终处于禁止状态。但是， I2C 引脚需要如其它引脚一样保持电气特性，断
电后无需与外部 I2C 总线系统连接。
C 引脚
本系列内置调节器。C 引脚和 GND 引脚间的调节器始终连接 1 个平滑电容(CS)。陶瓷电容或者具有等频特性的电容可用作平滑电
容。
此外，部分多层电容因为温度变化有电容变动特性(F 特性，Y5V 特性)。确定电容的温度特性后，选择使用满足工作条件规格值的电
容。
本系列建议使用 4.7 μF 左右的平滑电容。
C
CS
本芯片
VSS
GND
模式引脚(MD0)
模式引脚(MD0)直接与 VCC 引脚或 VSS 引脚连接。为防止模式引脚电平变化及重写闪存数据引起上拉/下拉或者并防止芯片因噪声
而意外进入测试模式，设计电路板时上拉/下拉使用的电阻值尽量小一些，尽可能地缩短模式引脚到 VCC 引脚或 VSS 引脚的距离，
最好用低阻抗连接。
上电注意事项
同时开关电源或按照以下顺序开关电源。
不使用 A/D 转换器或 D/A 转换器时，请按照 AVCC = VCC 电平，AVSS = VSS 电平连接。
上电时:
断电时:
VCC →AVCC → AVRH
AVRH → AVCC → VCC
串行通信
串行通信时受噪声或其他因素影响可能接收到不正确的数据。
因此，请设计能降噪的电路板。
考虑到受噪声影响而接收到不正确的数据，应在数据末尾添加数据校验等错误检测措施。检测出错误后，重新发送数据。
不同容量的存储器产品间及 Flash 产品和 MASK 产品的特性差异
因为芯片布设和存储器构造的差异，不同容量的存储器产品间及 Flash 产品和 MASK 产品的电气特性(功耗、ESD、闩锁、噪声特
性、振荡特性等)也不同。
用户要切换到同一系列的其它产品时，须评估其电气特性。
关于耐 5V I/O 的上拉功能
使用耐 5 V I/O 的上拉功能时，不可输入 VCC 电压以上的信号。
文档编号：002-05654 版本*D
42 / 98
CY9B120M 系列
8. 框图
MB9BF121K/L/M, F122K/L/M, F124K/L/M
TRSTX,TCK,
TDI,TMS
TDO
SRAM0
8/16 Kbytes
SWJ-DP
ROM Table
Cortex-M3ꢀCore
@72MHz(Max)
I
SRAM1
8/16 Kbytes
D
Sys
NVIC
On-Chip Flash
64+32 Kbytes/
128+32 Kbytes/
256+32 Kbytes
Flash I/F
Security
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
INITX
WatchDog Timer
(Hardware)
DMAC
8ch.
CSV
CLK
Main
X0
X1
Source Clock
PLL
Osc
Sub
Osc
CR
4MHz
CR
100kHz
X0A
X1A
CROUT
AVCC,
AVSS,
AVRH,
AVRL
12-bit A/D Converter
Unit 0
ANxx
Unit 1
Power-On
Reset
ADTGx
10-bit D/A Converter
2units
LVD
LVD Ctrl
DAx
C
Regulator
IRQ-Monitor
Base Timer
16-bit 8ch./
32-bit 4ch.
TIOAx
TIOBx
CRC
Accelerator
AINx
BINx
ZINx
RTCCO_x,
SUBOUT_x
QPRC
2ch.
Real-Time Colck
Watch Counter
A/D Activation
Compare 2ch.
External Interrupt
Controller
16-pin + NMI
INTx
NMIX
16-bit Input Capture
4ch.
IC0x
MD0,
MD1
MODE-Ctrl
16-bit Free-run Timer
3ch.
FRCKx
WKUPx
Deep Standby Ctrl
16-bit Output
Compare 6ch.
P0x,
P1x,
・
GPIO
PIN-Function-Ctrl
・
DTTI0X
RTO0x
Waveform Generator
3ch.
・
PFx
SCKx
SINx
Multi-Function Serial I/F
8ch.
(with FIFO ch.0/1/3/4)
HW flow control(ch.4)
16-bit PPG
3ch.
IGTRG_x
SOTx
CTS4
RTS4
Multi-function Timer
文档编号：002-05654 版本*D
43 / 98
CY9B120M 系列
9. 存储器容量
关于存储器容量，参照"产品阵容"的"存储器容量"。
10.存储器映射
存储器映射图 (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
0x4006_1000
0x4006_0000
DMAC
Reserved
Reserved
0x4003_C000
0x4003_B000
0x4003_A000
0x4003_9000
0x4003_8000
RTC
Watch Counter
CRC
0x7000_0000
0x6000_0000
External DeviceArea
Reserved
MFS
Reserved
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_9000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
LVD/DS mode
Reserved
GPIO
0x4400_0000
0x4200_0000
0x4000_0000
0x2400_0000
0x2200_0000
32Mbytes
Bit band alias
Reserved
Int-Req.Read
EXTI
Peripherals
Reserved
Reserved
CR Trim
Reserved
D/AC
32Mbytes
Bit band alias
Reserved
A/DC
0x2008_0000
0x2000_0000
0x1FF8_0000
SRAM1
SRAM0
QPRC
Base Timer
PPG
Reserved
0x0020_8000
0x0020_0000
0x0010_4000
Reserved
Flash(Work area)
Reserved
0x4002_1000
0x4002_0000
See " Memory Map (2)"
for the memory size
details.
Security/CR Trim
MFT unit0
Reserved
Dual Timer
Reserved
0x0010_0000
0x4001_6000
0x4001_5000
Flash(Main area)
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
SW WDT
HW WDT
0x0000_0000
Clock/Reset
Reserved
Flash I/F
0x4000_1000
0x4000_0000
文档编号：002-05654 版本*D
44 / 98
CY9B120M 系列
存储器映射图 (2)
MB9BF124K/L/M
MB9BF122K/L/M
MB9BF121K/L/M
0x2008_0000
0x2008_0000
0x2008_0000
Reserved
Reserved
Reserved
0x2000_4000
0x2000_0000
0x1FFF_C000
0x0020_8000
0x2000_2000
0x2000_0000
0x1FFF_E000
0x2000_2000
0x2000_0000
0x1FFF_E000
SRAM1
16Kbytes
SRAM1
8Kbytes
SRAM0
8Kbytes
SRAM1
8Kbytes
SRAM0
8Kbytes
SRAM0
16Kbytes
Reserved
Reserved
Reserved
0x0020_8000
0x0020_0000
0x0020_8000
0x0020_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
0x0020_0000
Reserved
Reserved
Reserved
0x0010_4000
0x0010_2000
0x0010_0000
0x0010_4000
0x0010_2000
0x0010_0000
0x0010_4000
0x0010_2000
0x0010_0000
CR trimming
Security
CR trimming
Security
CR trimming
Security
Reserved
0x0004_0000
Reserved
SA11(64KB)
SA10(64KB)
Reserved
0x0002_0000
SA9(64KB)
SA8(48KB)
SA9(64KB)
SA8(48KB)
0x0001_0000
0x0000_0000
SA8(48KB)
SA3(8KB)
SA2(8KB)
SA3(8KB)
SA2(8KB)
SA3(8KB)
SA2(8KB)
0x0000_0000
0x0000_0000
关于 Flash (Main area)，参照编程手册。
◼CY9AB40N/A40N/340N/140N/150R,CY9B520M/320M/120M 系列闪存编程手册。
文档编号：002-05654 版本*D
45 / 98
CY9B120M 系列
外设功能地址映射
起始地址
末尾地址
总线
外设功能
闪存 I/F 寄存器
保留
0x4000_0000
0x4000_1000
0x4001_0000
0x4001_1000
0x4001_2000
0x4001_3000
0x4001_5000
0x4001_6000
0x4002_0000
0x4002_1000
0x4002_4000
0x4002_5000
0x4002_6000
0x4002_7000
0x4002_8000
0x4002_9000
0x4002_E000
0x4002_F000
0x4003_0000
0x4003_1000
0x4003_2000
0x4003_3000
0x4003_4000
0x4003_5000
0x4003_5800
0x4003_6000
0x4003_8000
0x4003_9000
0x4003_A000
0x4003_B000
0x4003_C000
0x4004_0000
0x4006_0000
0x4006_1000
0x4000_0FFF
0x4000_FFFF
0x4001_0FFF
0x4001_1FFF
0x4001_2FFF
0x4001_4FFF
0x4001_5FFF
0x4001_FFFF
0x4002_0FFF
0x4002_3FFF
0x4002_4FFF
0x4002_5FFF
0x4002_6FFF
0x4002_7FFF
0x4002_8FFF
0x4002_DFFF
0x4002_EFFF
0x4002_FFFF
0x4003_0FFF
0x4003_1FFF
0x4003_2FFF
0x4003_3FFF
0x4003_4FFF
0x4003_57FF
0x4003_5FFF
0x4003_7FFF
0x4003_8FFF
0x4003_9FFF
0x4003_AFFF
0x4003_BFFF
0x4003_FFFF
0x4005_FFFF
0x4006_0FFF
0x41FF_FFFF
AHB
时钟/复位控制
硬件看门狗定时器
软件看门狗定时器
保留
APB0
双定时器
保留
多功能定时器单元 0
保留
PPG
基本定时器
Quad 位置/旋转计数器(QPRC)
A/D 转换器
D/A 转换器
保留
APB1
内置 CR 调节
保留
外部中断
中断源确认寄存器
保留
GPIO
保留
低压检测
深层待机模式控制
保留
APB2
多功能串口
CRC
计时计数器
实时时钟
保留
保留
DMAC 寄存器
保留
AHB
文档编号：002-05654 版本*D
46 / 98
CY9B120M 系列
11.各 CPU 状态下的引脚状态
引脚状态术语释义如下。
◼INITX=0
INITX 引脚为"L"电平期间。
◼INITX=1
INITX 引脚为"H"电平期间。
◼SPL=0
待机模式控制寄存器(STB_CTL)的待机引脚电平设定位(SPL)清"0"的状态。
◼SPL=1
待机模式控制寄存器(STB_CTL)的待机引脚电平设定位(SPL)置"1"的状态。
◼输入使能
输入功能可使用的状态。
◼内部输入固定在"0"
输入功能不可使用的状态。内部输入固定在"L"。
◼Hi-Z
将输出驱动用晶体管置于驱动禁止状态、引脚置于 Hi-Z 状态。
◼设定禁止
不可设定。
◼保持即前状态
保持转换到本模式前的状态。
如果内置的外设功能正在运行，则遵从该外设功能。
用作端口时，保持该状态。
◼模拟输入使能
允许模拟输入。
◼追踪输出
追踪功能可使用的状态。
◼选择 GPIO
深层待机模式时，选择切换到通用 I/O 口。
文档编号：002-05654 版本*D
47 / 98
CY9B120M 系列
引脚状态一览表
从深层待
运行模式
或睡眠模
式状态
定时器模式、
RTC 模式或
停止模式状态
上电复位或低
压检测状态
INITX
输入状态
芯片内部
复位状态
深层待机 RTC 模式或
深层待机停止模式状态
机模式返
回后的状
态
功能组名
称
电源不稳定
电源稳定
INITX = 0 INITX = 1
电源稳定
电源稳定
电源稳定
电源稳定
-
-
INITX = 1
-
INITX = 1
INITX = 1
INITX = 1
-
-
-
SPL = 0
SPL = 1
SPL = 0
SPL = 1
Hi-Z/内部
输入固定
在"0"
选择 GPIO
内部输入
固定在"0"
Hi-Z/内部
输入固定
在"0"
保持即前
状态
保持即前
状态
选择 GPIO
设定禁止
设定禁止
设定禁止
选择 GPIO
A
选择主晶振
输入引脚/
外部主时钟
输入时
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入使能
Hi-Z/内部
输入固定
在"0"
选择 GPIO
内部输入
固定在"0"
Hi-Z/内部
输入固定
在"0"
保持即前
状态
保持即前
状态
选择 GPIO
设定禁止
设定禁止
设定禁止
设定禁止
设定禁止
设定禁止
选择 GPIO
Hi-Z/内部
输入固定
在"0"
Hi-Z/内部
输入固定
在"0"
选择外部主
时钟输入时
保持即前
状态
保持即前
状态
保持即前
状态
保持即前
状态
B
保持即前
状态/
振荡停止
时*1，
Hi-Z /
保持即前
状态/
振荡停止
时*1，
Hi-Z /
保持即前
状态/
振荡停止
时*1，Hi-
Z/
保持即前
状态/
振荡停止
时*1，
Hi-Z /
内部输入
保持即前
状态/
振荡停止
时*1，
Hi-Z /
内部输入
保持即前
状态/
振荡停止
时*1，
Hi-Z /
内部输入
Hi-Z /
内部输入固定
在"0"/
Hi-Z/内部 Hi-Z/内部
主晶振输出
引脚
输入固定
在"0"
输入固定
在"0"
输入使能
内部输入
固定
内部输入
固定
内部输入
固定在"0"
固定在"0"
固定在"0"
固定在"0"
在"0"
在"0"
上拉/输入使能
上拉/输
入使能
上拉/输
入使能
上拉/输入
使能
上拉/输入
使能
上拉/输入
使能
上拉/输入
使能
上拉/输入
使能
上拉/输入
使能
INITX
输入引脚
C
D
模式
输入引脚
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
文档编号：002-05654 版本*D
48 / 98
CY9B120M 系列
从深层待
运行模式
或睡眠模
式状态
定时器模式、
RTC 模式或
停止模式状态
上电复位或低
压检测状态
INITX
输入状态
芯片内部
复位状态
深层待机 RTC 模式或
深层待机停止模式状态
机模式返
回后的状
态
功能组名
称
电源不稳定
电源稳定
INITX = 0 INITX = 1
电源稳定
INITX = 1
-
电源稳定
电源稳定
电源稳定
INITX = 1
-
-
-
INITX = 1
INITX = 1
-
-
SPL = 0
SPL = 1
SPL = 0
SPL = 1
模式
输入引脚
输入使能
设定禁止
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
输入使能
E
F
保持即前
状态
保持即前
状态
Hi-Z /
输入使能
Hi-Z /
输入使能
选择 GPIO
设定禁止
设定禁止
设定禁止
设定禁止
选择 GPIO
选择 GPIO
Hi-Z/内部
输入固定
在"0"
选择 GPIO
内部输入
固定在"0"
Hi-Z/内部
输入固定
在"0"
保持即前
状态
保持即前
状态
选择 GPIO
设定禁止
选择 GPIO
选择副晶振
输入引脚/
外部副时钟
输入
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
输入
使能
Hi-Z/内部
输入固定
在"0"
Hi-Z/内部
输入固定
在"0"
选择 GPIO
内部输入
固定在"0"
Hi-Z/内部
输入固定
在"0"
Hi-Z/内部
输入固定
在"0"
保持即前
状态
保持即前
状态
选择 GPIO
设定禁止
设定禁止
设定禁止
设定禁止
设定禁止
设定禁止
选择 GPIO
选择外部副
时钟输入时
保持即前
状态
保持即前
状态
保持即前
状态
保持即前
状态
保持即前
状态/
保持即前
状态/
保持即前
状态/
保持即前
状态/
保持即前
状态/
G
振荡停止
时*2,
Hi-Z / 内
部输入固
定
振荡停止
时*2,
Hi-Z / 内
部输入固
定
振荡停止
时*2,
Hi-Z / 内
部输入固
定
振荡停止
时*2,
Hi-Z / 内
部输入固
定
振荡停止
时*2,
Hi-Z / 内
部输入固
定
Hi-Z /
内部输入固定
在"0"/
Hi-Z/内部 Hi-Z/内部
副晶振输出
引脚
保持即前
状态
输入固定
输入固定
在"0"
在"0"
输入使能
在"0"
在"0"
在"0"
在"0"
在"0"
选择外部中
断使能时
保持即前
状态
设定禁止
设定禁止
设定禁止
选择
Hi-Z/内部
输入固定
在"0"
保持即前
状态
保持即前
状态
GPIO
内部输入
选择 GPIO
H
Hi-Z/内部
输入固定
在"0"
Hi-Z /
输入使能
Hi-Z /
输入使能
选择 GPIO
Hi-Z
固定在"0"
文档编号：002-05654 版本*D
49 / 98
CY9B120M 系列
从深层待机
上电复位或
低压检测
状态
INITX
输入
状态
芯片内部
复位
状态
运行模式
或睡眠模式
状态
定时器模式
RTC 模式, 或
停止模式状态
深层待机 RTC
模式或深层待机停止模式状
态
模式返回后
的
状态
功能组名称
电源
不稳定
电源
稳定
电源
稳定
电源稳定
INITX = 0 INITX = 1
电源稳定
电源稳定
‐
‐
INITX = 1
‐
INITX = 1
INITX = 1
INITX = 1
‐
‐
SPL = 0
Hi-Z /
SPL = 1
Hi-Z /
SPL = 0
SPL = 1
-
Hi-Z /
内部输入
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
内部输入 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固
选择模拟输入
时
固定在"0" / 固定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
模拟
Hi-Z
模拟输入
使能
模拟输入 模拟输入使 模拟输入使 模拟输入使 模拟输入禁 模拟输入禁
使能
能
能
能
用
用
输入禁用
设定
禁止
设定
禁止
设定
禁止
保持即前状
态
I
选择 NMIX
选择 GPIO
Hi-Z /
WKUP 输入
使能
保持即前状 保持即前状
WKUP 输入
选择其它资源
功能
态
态
使能
Hi-Z/内部输
入固定
Hi-Z /
输入使能
Hi-Z /
输入使能
Hi-Z
Hi-Z
保持即前状
态
在"0"
选择 GPIO
选择
上拉/输入 上拉/输入 保持即前状 保持即前状 保持即前状 保持即前状 保持即前状 保持即前状
使能
JTAG 时
使能
态
态
态
态
态
态
Hi-Z/内部输 选择 GPIO Hi-Z/内部输
J
设定
禁止
设定
禁止
设定
禁止
选择
选择
入固定
内部输入固
入固定
GPIO
GPIO
在"0"
定在"0"
在"0"
选择资源时
选择 GPIO Hi-Z/内部输
保持即前状 保持即前状 Hi-Z/内部输
选择
Hi-Z /
输入使能
Hi-Z /
输入使能
内部输入固
入固定
K
Hi-Z
态
态
入固定在"0"
GPIO
选择
定在"0"
在"0"
GPIO
选择模拟输
*3
*4
设定
禁止
设定
禁止
设定
禁止
入时
选择外部中断
使能时
选择 GPIO
内部输入固
定在"0"
保持即前状
态
保持即前状
态
Hi-Z/内部输
入固定在"0"
选择 GPIO
L
保持即前状
态
选择其它资源
功能
Hi-Z/内部输
入固定在"0"
Hi-Z /
输入使能
Hi-Z /
输入使能
Hi-Z
选择 GPIO
文档编号：002-05654 版本*D
50 / 98
CY9B120M 系列
从深层待机
上电复位或
低压检测
状态
INITX
输入
状态
芯片内部
复位
状态
运行模式
或睡眠模式
状态
定时器模式
RTC 模式, 或
停止模式状态
深层待机 RTC
模式或深层待机停止模式状
态
模式返回后
的
状态
功能组名称
电源
不稳定
电源
稳定
电源
稳定
电源稳定
INITX = 0 INITX = 1
电源稳定
电源稳定
‐
‐
INITX = 1
‐
INITX = 1
INITX = 1
INITX = 1
‐
‐
SPL = 0
Hi-Z /
SPL = 1
SPL = 0
SPL = 1
-
Hi-Z /
内部输入
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
内部输入 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固
选择模拟输入
时
固定在"0" / 固定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
模拟
Hi-Z
模拟输入
使能
模拟输入 模拟输入使 模拟输入使 模拟输入使 模拟输入使 模拟输入使
M
使能
能
能
能
能
能
输入使能
选择其它资源
功能
选择 GPIO
内部输入固
定在"0"
设定
禁止
设定
禁止
设定
禁止
保持即前状 保持即前状 Hi-Z/内部输
Hi-Z/内部输
入固定在"0"
选择 GPIO
态
态
入固定在"0"
选择 GPIO
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
Hi-Z /
内部输入
内部输入 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固 内部输入固
选择模拟输入
时
固定在"0" / 固定在"0" /
模拟输入
使能
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
定在"0" /
模拟
Hi-Z
模拟输入 模拟输入使 模拟输入使 模拟输入使 模拟输入使 模拟输入使
使能
能
能
能
保持即前状
态
能
能
输入使能
N
选择外部中断
使能时
选择
设定
禁止
设定
禁止
设定
禁止
保持即前状 保持即前状
Hi-Z/内部输
内部输入固 入固定在"0"
定在"0"
GPIO
选择其它资源
功能
选择 GPIO
态
态
Hi-Z/内部输
入固定在"0"
选择 GPIO
*1:副定时器模式、副 CR 定时器模式、停止模式、RTC 模式、深层待机模式 RTC 模式、深层待机停止模式下振荡停止。
*2:停止模式、深层待机停止模式下振荡停止。
*3:定时器模式下保持即前状态。RTC 模式和停止模式下选择 GPIO 时，内部输入固定在"0"。
*4:定时器模式下保持即前状态。RTC 模式和停止模式下 Hi-Z/内部输入固定在"0"。
文档编号：002-05654 版本*D
51 / 98
CY9B120M 系列
12.电气特性
12.1 绝对最大额定值
额定值
参数
符号
单位
备注
最小
VSS - 0.5
最大
VSS + 6.5
电源电压*1, *2
模拟电源电压*1, *3
模拟基准电压 *1, *3
VCC
AVCC
AVRH
V
V
V
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≤ 6.5V)
VSS - 0.5
VSS - 0.5
VSS - 0.5
V
V
V
输入电压*1
VI
耐 5V
VSS + 6.5
AVCC + 0.5
(≤ 6.5V)
VCC + 0.5
(≤ 6.5V)
+2
模拟引脚输入电压*1
输出电压*1
VIA
VO
VSS - 0.5
-2
V
钳位最大电流
ICLAMP
∑ [ICLAMP
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
*7
*7
钳位总体最大电流
]
+20
10
20
39
4
12
16.5
100
50
4mA 类型
"L"电平最大输出电流*4
"L"电平平均输出电流*5
12mA 类型
P80/P81 引脚
4mA 类型
12mA 类型
P80/P81 引脚
IOL
-
-
IOLAV
"L"电平最大总输出电流
"L"电平平均总输出电流 *8
∑IOL
∑IOLAV
-
-
4mA 类型
- 10
- 20
mA
mA
"H"电平最大输出电流*6
"H"电平平均输出电流*7
IOH
-
-
12mA 类型
P80/P81 引脚
4mA 类型
12mA 类型
- 39
- 4
mA
mA
mA
mA
mA
mA
mW
°C
IOHAV
- 12
- 18
- 100
- 50
300
P80/P81 引脚
"H"电平最大总输出电流
"H"电平平均总输出电流*8
功耗
∑IOH
∑IOHAV
PD
-
-
-
保存温度
TSTG
- 55
+ 150
*1:VSS = AVSS = 0 V 时的值。
*2:VCC 不可低于 VSS - 0.5 V。
*3:接通电源等情况下，电压不要超过 VCC + 0.5 V。
*4:最大输出电流规定单一引脚的峰值。
*5:平均输出电流规定在 100 ms 内流经单一引脚的平均电流。
*6:平均总输出电流规定在 100 ms 内流过所有引脚的平均电流。
文档编号：002-05654 版本*D
52 / 98
CY9B120M 系列
*7:
• 请参阅"引脚功能说明"和"I/O 电路类型"，了解可用的+B 输入引脚。
• 在推荐的工作条件下使用。
• 在直流电压（电流）下使用+B 输入。
• 应用+B 信号时，应在+B 信号和器件之间施加一个限流电阻。
• 限流电阻的设置应保证：当应用+B 信号时，器件引脚的输入电流不超过额定值，无论是瞬时还是持续操作。
• 注意当器件驱动电流较低时，例如当处于低功耗模式时，+B 输入电位可能通过保护二极管，并提高 VCC 和 AVCC 引脚上的电
势，这可能给其他器件造成影响。
• 注意如果在输入+B 信号时器件电源被关闭（不固定在 0 V），就会从这些引脚提供电源，这可能导致不完整的操作。
• 下面是推荐的电路示例 (I/O 等效电路)。
保护二极管
VCC
VCC
P-ch
限流电阻
+B 输入(0V 到 16V)
数字输出
数字输入
N-ch
R
AVCC
模拟输入
警告:
如在半导体器件上施加的负荷(电压、电流、温度等)超过最大额定值，将会导致该器件永久性损坏，因此任何参数均不得超过其绝对
最大额定值。
文档编号：002-05654 版本*D
53 / 98
CY9B120M 系列
12.2 推荐工作条件
参数
(VSS = AVSS = AVRL = 0.0V)
规格值
符号
条件
单位
备注
最小
2.7*2
2.7
2.7
AVSS
1
最大
5.5
5.5
AVCC
AVSS
10
电源电压
VCC
AVCC
AVRH
AVRL
CS
-
-
-
V
V
模拟电源电压
AVCC = VCC
V
模拟基准电压
V
μF
°C
平滑电容
工作温度
调节器使用*1
-
-
TA
- 40
+ 105
*1:关于平滑电容的连接方法，参照"芯片使用注意事项"的"C 引脚"。
*2:其间如果低于最低供电电压和低电压复位/中断检测电压，只能运行内置的高速 CR（包括使用主 PLL）或内置的低速 CR 的指令
执行与低电压检测功能。
警告
为确保半导体器件的正常运作，必须在推荐的运行环境或者条件下使用。器件在所推荐的环境或条件下运行时，其全部电气特性均
可得到保证。
请务必在所推荐的工作环境或条件范围内使用该半导体器件。如超出该等范围使用，可能会影响该器件的可靠性并导致故障。本公
司对本数据手册中未记载的使用范围、运行条件或逻辑组合不作任何保证。如果用户欲在所列条件之外使用器件，请务必事先联系
销售代表。
文档编号：002-05654 版本*D
54 / 98
CY9B120M 系列
12.3 直流特性
12.3.1 电流规格
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
标准
最大
CPU :72MHz,
外设:36MHz
32.5
41
mA
*1, *5
PLL
运行模式
CPU:72MHz,
外设时钟停止
NOP 运行
18
23
mA
*1, *5
运行
模式
电流
高速
CR
运行模式
副振荡
运行模式
低速
CPU/外设:4MHz*2
CPU/外设:32kHz
CPU/外设:100kHz
外设:36MHz
ICC
2.5
110
130
22
3.4
980
1030
28
mA
µA
µA
mA
mA
µA
µA
*1
*1, *6
*1
VCC
CR
运行模式
PLL
睡眠模式
高速
*1, *5
*1
外设:4MHz*2
CR
1.6
96
2.6
睡眠
模式
电流
睡眠模式
副振荡
睡眠模式
低速
ICCS
外设:32kHz
955
975
*1, *6
*1
外设:100kHz
CR
115
睡眠模式
*1:所有端口固定时的预估值。
*2:调节时设定到 4 MHz。
*3:TA=+25°C, VCC=5.5 V
*4:TA=+105°C, VCC=5.5 V
*5:在使用 4 MHz 的晶体振荡器（包括振荡电路的电流消耗）时
*6:在使用 32 kHz 的晶体振荡器（包括振荡电路的电流消耗）时
文档编号：002-05654 版本*D
55 / 98
CY9B120M 系列
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
引脚名
称
参数
符号
条件
单位
mA
mA
μA
备注
*1, *4
*1, *4
*1, *5
*1, *5
*1, *5
*1, *5
*1
标准*2
最大*2
TA = + 25°C,
LVD off 时
4.1
4.8
主
定时器模式
ICCT
TA = + 105°C,
LVD off 时
定时器
-
17
-
5.4
66
模式
电流
TA = + 25°C,
LVD off 时
子
定时器模式
ICCT
ICCR
ICCH
TA = + 105°C,
LVD off 时
835
61
μA
TA = + 25°C,
LVD off 时
RTC
模式
电流
15
-
μA
RTC 模式
TA = + 105°C,
LVD off 时
680
53
μA
TA = + 25°C,
LVD off 时
停止
模式
电流
14
-
μA
停止模式
TA = + 105°C,
LVD off 时
600
μA
*1
TA = + 25°C,
LVD off 时,
RAM off 时
2.2
6.2
11
23
μA
μA
μA
μA
μA
μA
μA
μA
*1, *3, *5
*1, *3, *5
*1, *3, *5
*1, *3, *5
*1, *3
TA = + 25°C,
LVD off 时,
RAM on 时
VCC
深层待机
ICCRD
RTC 模式
TA = + 105°C,
LVD off 时,
RAM off 时
155
215
9.6
22
-
TA = + 105°C,
LVD off 时,
RAM on 时
深层待机
模式
TA = + 25°C,
LVD off 时,
RAM off 时
电流
1.6
5.6
TA = + 25°C,
LVD off 时,
RAM on 时
*1, *3
深层待机
停止模式
ICCHD
TA = + 105°C,
LVD off 时,
RAM off 时
150
210
*1, *3
-
TA = + 105°C,
LVD off 时,
RAM on 时
*1, *3
*1:所有端口固定时的预估值。
*2:VCC=5.5 V
*3:RAM on/off 设置仅限于片上 SRAM。
*4:在使用 4 MHz 的晶体振荡器（包括振荡电路的电流消耗）时
*5:在使用 32 kHz 的晶体振荡器（包括振荡电路的电流消耗）时
文档编号：002-05654 版本*D
56 / 98
CY9B120M 系列
低压检测电流
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
引脚
名称
参数
符号
条件
单位
备注
标准
最大
复位发生用
没有检测时
0.13
0.3
μA
Vcc = 5.5 V
低压检测电路（LVD）
电源电流
ICCLVD
VCC
中断发生用
没有检测时
0.13
0.3
μA
Vcc = 5.5 V
闪存存储器电流
参数
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
引脚
名称
符号
条件
单位
备注
标准
最大
闪存写入
/擦除
擦/写时
ICCFLASH
VCC
9.5
11.2
mA
*
电流
*:将"ICCFLASH" （用于写入或擦除闪存存储器的电流）添加到"ICC"。
A/D 转换器电流
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
引脚
名称
参数
符号
条件
1 个单元操作
停止
单位
备注
标准
最大
0.69
0.90
mA
电源电流
ICCAD
AVCC
0.25
1.1
25.84
1.97
3.4
μA
1 个单元操作
AVRH=5.5 V
mA
基准电源电流
ICCAVRH
AVRH
停止
0.2
μA
D/A 转换器电流
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
标准
最大
1 个单元操作时
AVCC=3.3 V
250
315
380
μA
IDDA*2
1 个单元操作时
AVCC=5.0 V
电源电流*1
AVCC
380
-
475
-
580
16
μA
μA
停止
IDSA
*1:无负载
*2:设定到 0x200 时电流最大
文档编号：002-05654 版本*D
57 / 98
CY9B120M 系列
12.3.2 引脚特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
标准
最大
"H"电平输入
电压
CMOS
迟滞输入引脚,
MD0, MD1
耐 5V 输入引脚
-
-
-
VCC × 0.8
VCC × 0.8
VSS - 0.3
-
-
-
VCC + 0.3
VSS + 5.5
VCC × 0.2
V
V
V
VIHS
(迟滞
输入)
CMOS
迟滞输入引脚,
MD0, MD1
耐 5 V 输入引
脚
"L"电平输入
电压
VILS
(迟滞
输入)
-
VSS - 0.3
VCC - 0.5
-
-
VCC × 0.2
V
V
VCC ≥ 4.5 V,
IOH = - 4 mA
4 mA 类型
VCC
VCC < 4.5 V,
IOH = - 2 mA
VCC ≥ 4.5 V,
IOH = - 12 mA
"H"电平
输出电压
VOH
12 mA 类型
VCC - 0.5
-
VCC
V
VCC < 4.5 V,
IOH = - 8 mA
VCC ≥ 4.5 V,
IOH = - 18.0 mA
VCC < 4.5 V,
IOH = - 12.0 mA
VCC ≥ 4.5 V,
IOL = 4 mA
VCC < 4.5 V,
IOL = 2 mA
VCC ≥ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
VCC ≥ 4.5 V,
IOL = 16.5 mA
VCC < 4.5 V,
IOL = 10.5 mA
-
P80, P81
4 mA 类型
12 mA 类型
P80, P81
VCC - 0.4
-
-
-
-
VCC
0.4
0.4
0.4
V
V
V
V
VSS
"L"电平
输出电压
VOL
VSS
VSS
输入漏电流
IIL
-
- 5
33
-
+ 5
90
μA
kΩ
VCC ≥ 4.5 V
50
上拉电阻
值
上拉引脚
RPU
VCC < 4.5 V
-
-
180
VCC,
VSS,
输入电容
AVCC,
CIN
-
-
5
15
pF
AVSS, AVRH,
AVRL 以外
文档编号：002-05654 版本*D
58 / 98
CY9B120M 系列
12.4 交流特性
12.4.1 主时钟输入规格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
最大
VCC ≥ 4.5 V
VCC < 4.5 V
VCC ≥ 4.5 V
VCC < 4.5 V
VCC ≥ 4.5 V
4
4
48
20
连接晶振时
外部时钟时
MHz
MHz
输入频率
fCH
4
48
4
20
X0,
X1
20.83
50
250
250
输入时钟周期
输入时钟脉宽
外部时钟时
外部时钟时
tCYLH
-
ns
%
VCC < 4.5 V
PWH/tCYLH,
PWL/tCYLH
45
55
输入时钟上升/
下降时间
tCF,
tCR
外部时钟时
主控时钟
-
-
-
-
-
-
5
ns
fCM
-
-
72
72
MHz
MHz
基本时钟
fCC
fCP0
fCP1
(HCLK/FCLK)
APB0 总线时钟*2
APB1 总线时钟*2
内部运行时钟
频率*1
-
-
-
-
-
-
40
40
MHz
MHz
APB2 总线时钟*2
fCP2
-
-
-
-
-
40
-
MHz
ns
基本时钟
13.8
tCYCC
(HCLK/FCLK)
APB0 总线时钟*2
APB1 总线时钟*2
内部运行时钟
周期时间*1
-
-
-
-
-
-
25
25
25
-
-
-
ns
ns
ns
tCYCP0
tCYCP1
tCYCP2
APB2 总线时钟*2
*1:关于各内部工作时钟，参照"FM3 家族外围资源手册"的"时钟"一章。
*2:关于各外设连结的 APB 总线，详情参照“框图”。
X0
文档编号：002-05654 版本*D
59 / 98
CY9B120M 系列
12.4.2 副时钟输入规格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
引脚名
称
参数
符号
条件
单位
备注
最小
标准
最大
连接晶振时
-
-
-
-
32.768
-
kHz
kHz
μs
输入频率
1/ tCYLL
外部时钟时
外部时钟时
32
10
-
-
100
X0A,
X1A
输入时钟周期
输入时钟脉宽
tCYLL
-
31.25
PWH/tCYLL,
PWL/tCYLL
外部时钟时
45
-
55
%
*:关于使用的晶振，参照"芯片使用注意事项"的“副晶振”。
X0A
12.4.3 内置 CR 振荡规格
内置高速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
条件
单位
备注
最小
标准
最大
TA = + 25°C
3.92
4
4.08
TA = 0°C ~ + 85°C
3.9
3.88
3.94
3.92
3.9
2.8
-
4
4
4
4
4
4
-
4.1
4.12
4.06
4.08
4.1
TA = -40°C ~ + 105°C
调节时*1
TA = + 25°C
VCC ≤ 3.6 V
时钟频率
fCRH
MHz
TA = - 20°C ~ + 85°C
VCC ≤ 3.6 V
TA = - 20°C ~ + 105°C
VCC ≤ 3.6 V
非调节时
TA = - 40°C ~ + 105°C
-
5.2
2
频率稳定时间
tCRWT
30
μs
*
*1:出库时设定的 Flash 存储器内的 CR 调节区的值作为频率调节值使用时。
*2:是指稳定高速 CR 的频率所用的时间。设置该调节值后开始计时。
该期间可使用高速 CR 时钟作为源时钟。
文档编号：002-05654 版本*D
60 / 98
CY9B120M 系列
内置低速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
条件
单位
备注
最小
标准
最大
时钟频率
fCRL
-
50
100
150
kHz
12.4.4 主 PLL 的使用条件（主时钟用作 PLL 的输入时钟）
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
单位
备注
最小
标准
最大
PLL 振荡稳定等待时间*1
(LOCK UP 时间)
tLOCK
100
-
-
μs
PLL 输入时钟频率
PLL 倍频率
fPLLI
-
fPLLO
fCLKPLL
4
5
-
-
-
-
16
37
MHz
倍频
MHz
MHz
PLL macro 振荡时钟频率
主 PLL 时钟频率*2
75
-
150
72
*1:自 PLL 开始运行至振荡稳定的时间。
*2:关于主 PLL 时钟(CLKPLL)，参照"FM3 家族外围资源手册"的"时钟"一章。
12.4.5 主 PLL 的使用条件（内置高速 CR 时钟用作主 PLL 的输入时钟）
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
单位
备注
最小
标准
最大
PLL 振荡稳定等待时间*1
(LOCK UP 时间)
tLOCK
100
-
-
μs
PLL 输入时钟频率
PLL 倍频率
fPLLI
-
fPLLO
fCLKPLL
3.8
19
72
-
4
-
4.2
35
MHz
倍频
MHz
MHz
PLL macro 振荡时钟频率
主 PLL 时钟频率*2
-
-
150
72
*1:自 PLL 开始运行至振荡稳定的时间。
*2:关于主 PLL 时钟(CLKPLL)，参照"FM3 家族外围资源手册"的"时钟"一章。
注意事项:主 PLL 源时钟上务必输入调节后的内置高速 CR 时钟(CLKHC)。
在设置 PLL 倍频率时，请把内置的高速 CR 时钟的精度考虑在内，防止主时钟超过最高频率。
主 PLL 连接
主 PLL
时钟
PLL 输入
PLL macro
时钟
振荡时钟
(CLKPLL)
K
M
主
分频器
分频器
PLL
N
分频器
文档编号：002-05654 版本*D
61 / 98
CY9B120M 系列
12.4.6 复位输入规格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
最大
复位输入时间
tINITX
INITX
-
500
-
ns
12.4.7 上电复位时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
单位
备注
最小
最大
电源上升时间
断电时间
tVCCR
tOFF
0
1
-
-
ms
ms
VCC
直到释放上电
复位的时间
tPRT
1.34
18.6
ms
VCC_minimum
VDH_minimum
VCC
0.2V
tVCCR
0.2V
0.2V
tPRT
tOFF
Internal reset
Reset active
Release
start
CPU Operation
术语
VCC_minimum
VDH_minimum
:推荐工作条件的最低 VCC
:低压检测复位的最小检测电压（SVHR = 00000 时）
请参考 "12.7.低压检测特性"
文档编号：002-05654 版本*D
62 / 98
CY9B120M 系列
12.4.8 基本定时器输入时序
定时器输入时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
tTIWH
引脚名称
条件
单位
备注
最小
最大
TIOAn/TIOBn
(用作 ECK, TIN)
,
输入脉宽
-
2tCYCP
-
ns
tTIWL
tTIWH
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
触发输入时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
tTRGH
引脚名称
条件
单位
备注
最小
最大
,
TIOAn/TIOBn
(用作 TGIN 时)
输入脉宽
-
2tCYCP
-
ns
tTRGL
tTRGH
tTRGL
VIHS
VIHS
TGIN
VILS
VILS
注意事项: tCYCP 是 APB 总线时钟的周期时间。
关于基本定时器连接的 APB 总线序号，参照"框图"。
文档编号：002-05654 版本*D
63 / 98
CY9B120M 系列
12.4.9 CSIO/UART 时序
CSIO (SPI = 0, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
VCC < 4.5 V
VCC ≥ 4.5 V
引脚名
称
单
位
参数
符号
条件
最小
最大
最小
最大
串行时钟周期时间
tSCYC
tSLOVI
SCKx
4tCYCP
- 30
-
4tCYCP
- 20
-
ns
ns
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
SCKx,
SOTx
SCKx,
SINx
SCK ↓ → SOT 延迟时间
+ 30
+ 20
主模式
SIN → SCK ↑创建时间
SCK ↑ → SIN 保持时间
tIVSHI
50
0
-
-
30
0
-
-
ns
ns
tSHIXI
tSLSH
tSHSL
串行时钟"L"脉宽
串行时钟"H"脉宽
2tCYCP - 10
tCYCP + 10
-
-
2tCYCP - 10
tCYCP + 10
-
-
ns
ns
SCK ↓ → SOT 延迟时间
SIN → SCK ↑创建时间
SCK ↑ → SIN 保持时间
tSLOVE
tIVSHE
tSHIXE
-
50
-
-
30
-
ns
ns
ns
从模式
10
20
10
20
SCKx,
SINx
-
-
SCK 下降时间
SCK 上升时间
tF
tR
SCKx
SCKx
-
-
5
5
-
-
5
5
ns
ns
注意事项:
• CLK 同步模式时的交流特性。
• tCYCP 是 APB 总线时钟的周期时间。
关于多功能串口连接的 APB 总线序号，详情参照"框图"。
• 本规格仅保证相同重定位端口号。
例如 SCKx_0, SOTx_1 组合不为保证对象。
• 外部负载电容 CL = 30 pF 时。
文档编号：002-05654 版本*D
64 / 98
CY9B120M 系列
tSCYC
VOH
SCK
SOT
VOL
VOL
tSLOVI
VOH
VOL
tIVSHI
VIH
VIL
tSHIXI
VIH
VIL
SIN
主模式
tSLSH
tSHSL
VIH
tR
VIH
tF
VIH
SCK
VIL
VIL
tSLOVE
VOH
VOL
SOT
SIN
tIVSHE
tSHIXE
VIH
VIH
VIL
VIL
从模式
文档编号：002-05654 版本*D
65 / 98
CY9B120M 系列
CSIO (SPI = 0, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
VCC < 4.5 V
VCC ≥ 4.5 V
引脚名
称
单
位
参数
符号
条件
最小
4tCYCP
最大
-
最小
4tCYCP
最大
-
串行时钟周期时间
tSCYC
SCKx
ns
SCKx,
SOTx
SCK ↑ → SOT 延迟时间
tSHOVI
- 30
+ 30
- 20
+ 20
ns
主模式
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
SCKx,
SOTx
SCKx,
SINx
SIN → SCK ↓创建时间
SCK ↓ → SIN 保持时间
tIVSLI
50
0
-
-
30
0
-
-
ns
ns
tSLIXI
tSLSH
tSHSL
串行时钟"L"脉宽
串行时钟"H"脉宽
2tCYCP - 10
tCYCP + 10
-
-
2tCYCP - 10
tCYCP + 10
-
-
ns
ns
SCK ↑ → SOT 延迟时间
SIN → SCK ↓创建时间
SCK ↓ → SIN 保持时间
tSHOVE
tIVSLE
tSLIXE
-
50
-
-
30
-
ns
ns
ns
从模式
10
20
10
20
SCKx,
SINx
-
-
SCK 下降时间
SCK 上升时间
tF
tR
SCKx
SCKx
-
-
5
5
-
-
5
5
ns
ns
注意事项:
• CLK 同步模式时的交流特性。
• tCYCP 是 APB 总线时钟的周期时间。
关于多功能串口连接的 APB 总线序号，请参阅“框图”。
• 本规格仅保证相同重定位端口号。
例如 SCKx_0, SOTx_1 组合不为保证对象。
• 外部负载电容 CL = 30 pF 时。
文档编号：002-05654 版本*D
66 / 98
CY9B120M 系列
tSCYC
VOH
VOH
SCK
VOL
tSHOVI
VOH
VOL
SOT
SIN
tIVSLI
VIH
VIL
tSLIXI
VIH
VIL
主模式
tSHSL
tSLSH
VIH
VIH
tF
SCK
VIL
VIL
tR
VIL
tSHOVE
VOH
VOL
SOT
SIN
tIVSLE
tSLIXE
VIH
VIL
VIH
VIL
从模式
文档编号：002-05654 版本*D
67 / 98
CY9B120M 系列
CSIO (SPI = 1, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
VCC < 4.5 V
VCC ≥ 4.5 V
单
位
参数
符号
引脚名称
条件
最小
4tCYCP
最大
-
最小
4tCYCP
最大
-
串行时钟周期时间
tSCYC
SCKx
ns
SCKx,
SOTx
SCK ↑ → SOT 延迟时间
tSHOVI
- 30
+ 30
- 20
+ 20
ns
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
SCKx
SCKx,
SOTx
SCKx,
SINx
SIN → SCK ↓创建时间
SCK ↓→ SIN 保持时间
SOT → SCK ↓延迟时间
tIVSLI
tSLIXI
tSOVLI
50
0
-
-
-
30
0
-
-
-
ns
ns
ns
主模式
2tCYCP - 30
2tCYCP - 30
串行时钟"L"脉宽
串行时钟"H"脉宽
tSLSH
tSHSL
2tCYCP - 10
tCYCP + 10
-
-
2tCYCP - 10
tCYCP + 10
-
-
ns
ns
SCK ↑ → SOT 延迟时间
SIN → SCK ↓创建时间
SCK ↓→ SIN 保持时间
tSHOVE
tIVSLE
tSLIXE
-
50
-
-
30
-
ns
ns
ns
从模式
10
20
10
20
SCKx,
SINx
-
-
SCK 下降时间
SCK 上升时间
tF
tR
SCKx
SCKx
-
-
5
5
-
-
5
5
ns
ns
注意事项:
• CLK 同步模式时的交流特性。
• tCYCP 是 APB 总线时钟的周期时间。
关于多功能串口连接的 APB 总线序号，详情参照"框图"。
• 本规格仅保证相同重定位端口号。
例如 SCKx_0, SOTx_1 组合不为保证对象。
• 外部负载电容 CL = 30 pF 时。
文档编号：002-05654 版本*D
68 / 98
CY9B120M 系列
tSCYC
VOH
SCK
VOL
VOL
tSHOVI
tSOVLI
VOH
VOL
VOH
VOL
SOT
SIN
tIVSLI
tSLIXI
VIH
VIL
VIH
VIL
主模式
tSLSH
tSHSL
VIH
tF
VIH
VIH
SCK
SOT
SIN
VIL
VIL
tR
tSHOVE
*
VOH
VOL
VOH
VOL
tIVSLE
tSLIXE
VIH
VIL
VIH
VIL
从模式
*:写 TDR 寄存器时发生变化
文档编号：002-05654 版本*D
69 / 98
CY9B120M 系列
CSIO (SPI = 1, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
VCC < 4.5 V
VCC ≥ 4.5 V
引脚名
称
单
位
参数
符号
条件
最小
最大
最小
最大
串行时钟周期时间
tSCYC
SCKx
4tCYCP
-
4tCYCP
-
ns
SCKx,
SOTx
SCK ↓ → SOT 延迟时间
tSLOVI
- 30
+ 30
- 20
+ 20
ns
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
SCKx
SCKx,
SOTx
SCKx,
SINx
主模式
SIN → SCK ↑创建时间
SCK ↑ → SIN 保持时间
SOT → SCK ↑延迟时间
tIVSHI
tSHIXI
tSOVHI
50
0
-
-
-
30
0
-
-
-
ns
ns
ns
2tCYCP - 30
2tCYCP - 30
串行时钟"L"脉宽
串行时钟"H"脉宽
tSLSH
tSHSL
2tCYCP - 10
tCYCP + 10
-
-
2tCYCP - 10
tCYCP + 10
-
-
ns
ns
SCK ↓ → SOT 延迟时间
SIN → SCK ↑创建时间
SCK ↑ → SIN 保持时间
tSLOVE
tIVSHE
tSHIXE
-
50
-
-
30
-
ns
ns
ns
从模式
10
20
10
20
SCKx,
SINx
-
-
SCK 下降时间
SCK 上升时间
tF
tR
SCKx
SCKx
-
-
5
5
-
-
5
5
ns
ns
注意事项:
• CLK 同步模式时的交流特性。
• tCYCP 是 APB 总线时钟的周期时间。
关于多功能串口连接的 APB 总线序号，详情参照"框图"。
• 本规格仅保证相同重定位端口号。
例如 SCKx_0, SOTx_1 组合不为保证对象。
• 外部负载电容 CL = 30 pF 时。
文档编号：002-05654 版本*D
70 / 98
CY9B120M 系列
tSCYC
VOH
VOH
SCK
VOL
tSOVHI
tSLOVI
VOH
VOL
VOH
VOL
SOT
SIN
tSHIXI
tIVSHI
VIH
VIL
VIH
VIL
主模式
tR
tF
tSHSL
tSLSH
VIH
VIH
SCK
VIL
VIL
VIL
tSLOVE
VOH
VOL
VOH
VOL
SOT
SIN
tIVSHE
tSHIXE
VIH
VIL
VIH
VIL
从模式
UART 外部时钟输入(EXT = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
参数
符号
条件
最小
最大
单位
备注
串行时钟"L"脉宽
串行时钟"H"脉宽
SCK 下降时间
SCK 上升时间
tSLSH
tSHSL
tF
tCYCP + 10
tCYCP + 10
-
-
5
5
ns
ns
ns
ns
CL = 30 pF
-
-
tR
tR
tF
tSHSL
tSLSH
VIH
VIH
SCK
VIL
VIL
VIL
文档编号：002-05654 版本*D
71 / 98
CY9B120M 系列
12.4.10 外部输入时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
最大
A/D 转换器触发输入
ADTG
1
-
2tCYCP
*
-
ns
自由运行定时器输入时钟
输入捕捉
FRCKx
ICxx
tINH,
tINL
输入脉宽
1
波形发生器
外部中断
DTTIxX
INTxx,
NMIX
-
2tCYCP
*
-
-
-
-
ns
ns
ns
ns
*2
*3
*4
2tCYCP + 100*1
500
500
NMI
深度待机唤醒
WKUPx
*1: tCYCP 是 APB 总线的周期时间。
关于 A/D 转换器、多功能定时器、外部中断连接的 APB 总线序号，参照"框图”。
*2:运行模式、睡眠模式时。
*3:停止模式、RTL 模式、定时器模式时。
*4:深层待机 RTC 模式、深层待机停止模式时。
文档编号：002-05654 版本*D
72 / 98
CY9B120M 系列
12.4.11 Quad 计数器时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
条件
单位
最小
最大
AIN 引脚"H"宽
AIN 引脚"L"宽
BIN 引脚"H"宽
BIN 引脚"L"宽
AIN"H"电平的
BIN 上升时间
BIN"H"电平的
AIN 下降时间
AIN"L"电平的
BIN 下降时间
BIN"L"电平的
AIN 上升时间
BIN"H"电平的
AIN 上升时间
tAHL
tALL
tBHL
tBLL
-
-
-
-
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
PC_Mode2 或 PC_Mode3
tAUBU
tBUAD
tADBD
tBDAU
tBUAU
tAUBD
tBDAD
tADBU
2tCYCP
*
-
ns
AIN"H"电平的
BIN 下降时间
BIN"L"电平的
AIN 下降时间
AIN"L"电平的
BIN 上升时间
ZIN 引脚"H"宽
ZIN 引脚"L"宽
从已确定 ZIN 电平的 AIN/BIN 下降
上升时间
tZHL
tZLL
QCR:CGSC=0
QCR:CGSC=0
tZABE
tABEZ
QCR:CGSC=1
QCR:CGSC=1
从 AIN/BIN 下降上升时间已确定的
ZIN 电平
*: tCYCP 是 APB 总线时钟的周期时间。
关于 Quad 计数器连接的 APB 总线序号，参照"框图"。
tALL
tAHL
AIN
tADBD
tAUBU
tBUAD
tBDAU
BIN
tBHL
tBLL
文档编号：002-05654 版本*D
73 / 98
CY9B120M 系列
tBLL
tBHL
BIN
AIN
tBDAD
tBUAU
tAUBD
tADBU
tAHL
tALL
ZIN
ZIN
AIN/BIN
文档编号：002-05654 版本*D
74 / 98
CY9B120M 系列
12.4.12 I2C 时序
SCL 时钟频率
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
标准
模式
高速
模式
参数
符号
条件
单位
备注
最小
0
最大
100
最小
0
最大
400
fSCL
kHz
(重复)“启动”条件保持时间
SDA ↓ → SCL ↓
SCL 时钟"L"宽
SCL 时钟"H"宽
重复"启动"条件创建时间
SCL ↑ → SDA ↓
数据保持时间
tHDSTA
4.0
-
0.6
-
μs
tLOW
tHIGH
4.7
4.0
-
-
1.3
0.6
-
-
μs
μs
tSUSTA
tHDDAT
tSUDAT
tSUSTO
4.7
0
-
0.6
0
-
μs
μs
ns
μs
CL = 30 pF,
3.45*2
0.9*3
R = (VP/IOL)*1
SCL ↓ → SDA ↓ ↑
数据创建时间
250
4.0
-
-
100
0.6
-
-
SDA ↓ ↑ → SCL ↑
“停止”条件创建时间
SCL ↑ → SDA ↑
“停止”条件
和“启动”条件间
的总线空闲时间
噪声滤波器
tBUF
tSP
4.7
-
-
1.3
-
-
μs
4
4
-
2 tCYCP
*
2 tCYCP
*
ns
*1:R 和 CL 是指 SCL, SDA 总线上的上拉电阻和负载电容。
VP 是指上拉电阻的电源电压，IOL 是指 VOL 保证电流。
*2:仅在芯片保持 SCL 信号在"L"(tLOW)未扩展期间才可使用最大 tHDDAT
*3:高速模式 I2 总线芯片可用于标准模式 I2C 总线系统，
但必须满足"tSUDAT ≥ 250 的要求"。
。
*4: tCYCP 是指 APB 总线时钟的周期时间。
关于 I2C 连结的 APB 总线序号，参照"框图"。
使用标准模式时，请将 APB 总线时钟设定在 2 MHz 或以上。
使用高速模式时，请将 APB 总线时钟设定在 8 MHz 或以上。
SDA
SCL
文档编号：002-05654 版本*D
75 / 98
CY9B120M 系列
12.4.13 JTAG 时序
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
条件
单位
备注
最小
最大
VCC ≥ 4.5 V
TCK,
TMS, TDI
TMS, TDI 创建时间
tJTAGS
15
-
ns
VCC < 4.5 V
VCC ≥ 4.5 V
VCC < 4.5 V
VCC ≥ 4.5 V
TCK,
TMS, TDI
TMS, TDI 保持时间
TDO 延迟时间
tJTAGH
15
-
ns
ns
-
-
25
45
TCK,
TDO
tJTAGD
VCC < 4.5 V
注意事项:外部负载电容 CL = 30 pF 时。
TCK
TMS/TDI
TDO
文档编号：002-05654 版本*D
76 / 98
CY9B120M 系列
12.5 12 位 A/D 转换器
A/D 转换器的电气特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
引脚名称
单位
备注
最小
标准
最大
分辨率
-
-
-
-
-
-
-
-
-
-
-
-
12
± 4.5
± 2.5
bit
积分非线性
微分非线性
零转换电压
全面转换电压
± 1.5
± 1.7
± 10
AVRH ± 5
LSB
LSB
mV
mV
AVRH = 2.7 V ~ 5.5
V
VZT
VFST
ANxx
ANxx
± 15
AVRH ± 15
0.8*1
1.0*1
0.24
0.3
-
-
-
-
-
-
-
AVCC ≥ 4.5 V
AVCC ≥ 4.5 V
转换时间
-
-
-
μs
μs
AVCC ≥ 4.5 V
AVCC < 4.5 V
采样时间*2
tS
10
40
AVCC ≥ 4.5 V
AVCC ≥ 4.5 V
比较时钟周期*3
tCCK
-
1000
ns
50
-
-
-
动作使能状态转移期间
模拟输入电容
tSTT
-
-
1.0
9.7
μs
CAIN
-
-
-
-
pF
1.7
AVCC ≥ 4.5 V
AVCC ≥ 4.5 V
模拟输入电阻
RAIN
-
kΩ
2.4
4
通道间不均衡
-
-
-
-
-
-
-
-
-
-
LSB
μA
V
模拟端口输入电流
模拟输入电压
ANxx
ANxx
5
AVRL
AVRH
AVRH
AVRL
2.7
-
-
AVCC
AVSS
V
V
基准电压
-
AVSS
*1:转换时间是采样时间(tS) ＋ 比较时间(tC)的值。
最短转换时间的条件是:
AVCC ≥ 4.5 V, HCLK=50 MHz
AVCC < 4.5 V, HCLK=40 MHz
采样时间:240 ns, 比较时间:560 ns.
采样时间:300 ns, 比较时间:700 ns
必须满足采样时间(tS)和比较时钟周期(tCCK)的规格。
关于采样时间和比较时钟周期的设置，参照"FM3 家族外围资源手册 模拟 macro 部分"的"A/D 转换器"一章。
ADC 的寄存器设定按 APB 总线时钟时序反映。
关于 A/D 转换器连接的 APB 总线序号，参照"框图"。
采样及比较时钟在基本时钟(HCLK)设定。
*2:所需采样时间因外部阻抗而异。
设定的采样时间务必满足(公式 1)。
*3:比较时间(tC)是(公式 2)的值。
文档编号：002-05654 版本*D
77 / 98
CY9B120M 系列
ANxx
比较器
模拟输入引脚
RAIN
REXT
模拟信号发生
源
CAIN
(式 1) tS ≥ ( RAIN + REXT ) × CAIN × 9
tS:
采样时间
RAIN
:
A/D 的输入电阻 = 1.5 kΩ 4.5 V < AVCC < 5.5 V ch.0 ~ ch.7
A/D 的输入电阻 = 1.6 kΩ 4.5 V < AVCC < 5.5 V ch.8 ~ ch.15
A/D 的输入电阻 = 1.7 kΩ 4.5 V < AVCC < 5.5 V ch.16 ~ ch.26
A/D 的输入电阻 = 2.2 kΩ ch.0 ~ ch.7 2.7 ≤ AVCC < 4.5 时
A/D 的输入电阻 = 2.3 kΩ ch.8 ~ ch.15 2.7 ≤ AVCC < 4.5 时
A/D 的输入电阻 = 2.4 kΩ ch.16 ~ ch.26 2.7 ≤ AVCC < 4.5 时
A/D 的输入电容 = 9.7 pF 2.7 V < AVCC < 5.5 V
外部电路的输出阻抗
CAIN
:
REXT
:
(式 2) tC = tCCK × 14
tC:
比较时间
tCCK
:
比较时钟周期
文档编号：002-05654 版本*D
78 / 98
CY9B120M 系列
12 位 A/D 转换器的术语定义
◼分辨率
:分辨率是 A/D 转换器分辨出的模拟偏差的等级。
◼积分非线性:
是指实际转换值偏移直线的误差，该直线连接器件上的零转换点(0b000000000000 ←→ 0b000000000001) 和
同一器件上的全面转换点(0b111111111110 ←→ 0b111111111111)。
◼微分非线性:
指用一个 LSB 改变输出码所需输入电压偏移理想值的误差。
积分非线性
微分非线性
0xFFF
实际转换
特性
实际转换
特性
0xFFE
0xFFD
0x(N+1)
0xN
{1 LSB(N-1) + VZT}
VFST
(实测
值)
理想特性
VNT
0x004
值)
V(N+1)T
(实测值)
0x(N-1)
0x(N-2)
0x003
0x002
实际转换
特性
VNT
值)
理想特性
0x001
)
VZT
实际转换特性
AVRL
AVRH
AVRL
H
模拟输入
模拟输入
VNT - {1LSB × (N - 1) + VZT}
1LSB
数字输出 N 的积分非线性 =
数字输出 N 的微分非线性 =
[LSB]
V(N + 1) T - VNT
- 1 [LSB]
1LSB
VFST - VZT
1LSB =
4094
N
:A/D 转换器的数字输出值。
VZT
VFST
VNT
:数字输出由 0x000 至 0x001 变换的电压。
:数字输出由 0xFFE 至 0xFFF 变换的电压。
:数字输出由 0x (N - 1)至 0xN 变换的电压。
文档编号：002-05654 版本*D
79 / 98
CY9B120M 系列
12.6 10 位 D/A 转换器
D/A 转换器的电气特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
规格值
参数
分辨率
符号
引脚名称
单位
备注
最小
-
标准
-
0.58
2.90
-
-
-
-
最大
10
-
bit
μs
μs
LSB
LSB
mV
mV
kΩ
负载 20pF 时
负载 100pF 时
tC20
0.47
2.37
- 4.0
- 0.9
-
- 20.0
3.10
2.0
0.69
3.43
+ 4.0
+ 0.9
10.0
+ 5.4
4.50
-
转换时间
tC100
INL
DNL
积分非线性*1
微分非线性*1,*2
DAx
0x000 设定时
0x3FF 设定时
D/A 运行时
输出电压偏置
VOFF
3.80
-
-
模拟输出阻抗
输出不定期间
RO
tR
D/A 停止时
MΩ
ns
-
70
*1:无负载
*2:设定到 0x200 时电流最大
文档编号：002-05654 版本*D
80 / 98
CY9B120M 系列
12.7 低压检测特性
12.7.1 低压检测复位
(TA = - 40°C ~ + 105°C)
规格值
标准
2.45
参数
符号
条件
单位
备注
最小
2.25
2.30
2.39
2.48
2.48
2.58
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
最大
2.65
2.70
2.81
2.92
2.92
3.02
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
SVHR*1=
00000
SVHR*1=
00001
SVHR*1=
00010
SVHR*1=
00011
SVHR*1=
00100
SVHR*1=
00101
SVHR*1=
00110
SVHR*1=
00111
SVHR*1=
01000
SVHR*1=
01001
SVHR*1=
01010
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
2.50
2.60
2.70
2.70
2.80
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
8160 ×
LVD 稳定等待时间
LVD 检测延迟时间
tLVDW
-
-
-
-
-
-
μs
μs
2
tCYCP
*
tLVDDL
200
*1:低压检测电压控制寄存器(LVD_CTL)的 SVHR 位由低压检测复位初始化至"00000"。
*2: tCYCP 是指 APB2 总线时钟的周期时间。
文档编号：002-05654 版本*D
81 / 98
CY9B120M 系列
12.7.2 低压检测中断
(TA = - 40°C ~ + 105°C)
规格值
标准
参数
符号
条件
单位
备注
最小
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
最大
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
检测电压
释放电压
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
电压下降时
电压上升时
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
SVHI = 01010
8160 ×
LVD 稳定等待时间
LVD 检测延迟时间
tLVDW
-
-
-
-
-
-
μs
μs
tCYCP
*
tLVDDL
200
*: tCYCP 是 APB2 总线时钟的周期时间。
文档编号：002-05654 版本*D
82 / 98
CY9B120M 系列
12.8 闪存擦/写特性
12.8.1 擦/写时间
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
规格值
参数
单位
备注
标准
最大
大扇区
小扇区
1.1
2.7
扇区擦除时间
包括内部擦除前的写入时间
s
0.3
16
0.9
310
18
半字(16 位)
不包括系统级开销时间
μs
写入时间
整片擦除时间
包括内部擦除前的写入时间
6.8
s
*:典型值指发货后立即有效的值，最大值指在 1 万个擦除/写入周期后的保证值。
12.8.2 擦/写周期和数据保持时间
擦/写次数(周期)
1,000
保持时间(年)
备注
20*
10,000
10*
*:平均温度 + 85 C
文档编号：002-05654 版本*D
83 / 98
CY9B120M 系列
12.9 从低功耗模式下的返回时间
12.9.1 返回因数:中断/WKUP
从低功耗模式下的返回时间按如下所示。从收到返回因数到启动程序运行为止。
返回计数时间
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
单位
备注
标准
最大*
睡眠模式
tCYCC
μs
高速 CR 定时器模式、
主定时器模式、
40
80
μs
PLL 定时器模式
低速 CR 定时器模式
340
680
680
860
μs
μs
tICNT
子定时器模式
RTC 模式,
停止模式
268
503
μs
RAM off 时
RAM on 时
深层待机 RTC 模式
深层待机停止模式
308
268
583
503
μs
μs
*:最大值取决于内置 CR 的精度。
从低功耗模式返回的操作示例（通过外部中断*）
External
interrupt
Interrupt factor
accept
Active
tICNT
Interrupt factor
clear by CPU
CPU
Operation
Start
*:外部中断设置为检测下降沿。
文档编号：002-05654 版本*D
84 / 98
CY9B120M 系列
从低功耗模式返回的操作示例（通过内部资源中断*）
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
Interrupt factor
clear by CPU
CPU
Operation
Start
*:对这类低功耗模式，内部资源中断未包含在返回因数中。
注意事项:
• 每一种低功耗模式中的返回因数各不相同。
请参阅 FM3 系列外设手册中的“第 6 章：低功耗模式”和“待机模式操作”。
• 在中断恢复时，CPU 恢复的工作模式取决于低功耗模式转换前的状态。请参阅 FM3 系列外设手册中的“第 6 章：低功耗模
式”。
文档编号：002-05654 版本*D
85 / 98
CY9B120M 系列
12.9.2 返回因数:复位
从低功耗模式下的返回时间按如下所示。从释放复位到启动程序运行为止。
返回计数时间
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
规格值
参数
符号
单位
备注
标准
148
最大*
263
睡眠模式
μs
高速 CR 定时器模式、
主定时器模式、
148
263
μs
PLL 定时器模式
低速 CR 定时器模式
248
312
463
496
μs
μs
tRCNT
子定时器模式
RTC 模式,
停止模式
268
503
μs
RAM off 时
RAM on 时
深层待机 RTC 模式
深层待机停止模式
308
268
583
503
μs
μs
*:最大值取决于内置 CR 的精度。
从低功耗模式返回的操作示例（通过 INITX）
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
・
文档编号：002-05654 版本*D
86 / 98
CY9B120M 系列
从低功耗模式返回的操作示例（通过内部资源复位*）
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*:对这类低功耗模式，内部资源复位未包含在返回因数中。
注意事项:
• 每一种低功耗模式中的返回因数各不相同。
请参阅 FM3 系列外设手册中的“第 6 章：低功耗模式”和“待机模式操作”。
• 在中断恢复时，CPU 恢复的工作模式取决于低功耗模式转换前的状态。请参阅 FM3 系列外设手册中的“第 6 章：低功耗模
式”。
• 排除加电复位/低电压检测复位的时间。请参阅“12.电气特性 12.4 交流特性 12.4.7 上电复位时序”，详细了解加电复位/低电压
检测复位时间。
• 在从复位恢复时，CPU 会改变为高速 CR 运行模式。在使用主时钟或 PLL 时钟时，有必要添加主时钟振荡稳定等待时间或主
PLL 时钟稳定等待时间。
• 内部资源复位意味着看门狗复位和 CSV 复位。
文档编号：002-05654 版本*D
87 / 98
CY9B120M 系列
13.订购信息
片上
闪存
片上
SRAM
产品类型
封装
包装
Main:64 Kbyte
Work:32 Kbyte
CY9BF121KQN-G-AVE2
CY9BF122KQN-G-AVE2
CY9BF124KQN-G-AVE2
CY9BF121KPMC-G-MNE2
CY9BF122KPMC-G-MNE2
CY9BF124KPMC-G-MNE2
CY9BF121LQN-G-AVE2
CY9BF122LQN-G-AVE2
CY9BF124LQN-G-AVE2
CY9BF121LPMC1-G-MNE2
CY9BF122LPMC1-G-MNE2
CY9BF124LPMC1-G-MNE2
CY9BF121LPMC-G-MNE2
CY9BF122LPMC-G-MNE2
CY9BF124LPMC-G-MNE2
CY9BF121MPMC-G-MNE2
CY9BF122MPMC-G-MNE2
CY9BF124MPMC-G-MNE2
CY9BF121MPMC1-G-JNE2
CY9BF122MPMC1-G-JNE2
CY9BF124MPMC1-G-JNE2
CY9BF121MBGL-GE1
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
16 Kbyte
16 Kbyte
32 Kbyte
塑封・QFN
(0.5 mm 间距), 48 脚
(VNA048)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・LQFP
(0.5 mm 间距), 48 脚
(LQA048)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・QFN
(0.5 mm 间距), 64 脚
(VNC064)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・LQFP
(0.5 mm 间距), 64 脚
(LQD064)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Tray
Main:64 Kbyte
Work:32 Kbyte
塑封・LQFP
(0.65 mm 间距), 64 脚
(LQG064)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・LQFP
(0.5 mm 间距), 80 脚
(LQH080)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・LQFP
(0.65 mm 间距), 80 脚
(LQJ080)
Main:128 Kbyte
Work:32 Kbyte
Main:256 Kbyte
Work:32 Kbyte
Main:64 Kbyte
Work:32 Kbyte
塑封・PFBGA
(0.5 mm 间距), 96 脚
(FDG096)
Main:128 Kbyte
Work:32 Kbyte
CY9BF122MBGL-GE1
Main:256 Kbyte
Work:32 Kbyte
CY9BF124MBGL-GE1
文档编号：002-05654 版本*D
88 / 98
CY9B120M 系列
14.封装尺寸图
Package Type
Package Code
LQFP 80
LQH080
4
5
D
7
D1
60
41
41
60
61
40
40
61
5
7
E1
E
4
3
6
80
21
21
80
1
20
20
1
2
5
8
7
D
0.10
C
C
A-B D
BOTTOM VIEW
3
e
0.08
A-B
D
b
0.20
C A-B D
TOP VIEW
2
A
A
SEATING
PLANE
9
c
A'
L1
0.25
0.08
C
A1
b
L
10
SIDE VIEW
SECTION A-A'
DIMENSIONS
SYMBOL
MIN. NOM. MAX.
1.70
A
A1
b
0.05
0.15
0.09
0.15
0.27
0.20
c
D
14.00 BSC.
D1
e
12.00 BSC.
0.50 BSC
E
14.00 BSC.
12.00 BSC.
E1
L
0.45 0.60 0.75
0.30 0.50 0.70
L1
PACKAGE OUTLINE, 80 LEAD LQFP
12.0X12.0X1.7 MM LQH080 Rev **
002-11501 **
文档编号：002-05654 版本*D
89 / 98
CY9B120M 系列
Package Type
Package Code
LQFP 80
LQJ080
4
5
D
7
D1
60
41
41
60
61
40
40
61
E1
E
5
7
4
3
6
80
21
21
80
1
20
b
20
1
2
5
7
0.10
C
C
A-B
D
e
3
0.20
C A-B D
ddd
A-B
D
8
2
A
9
A
θ
SEATING
PLANE
c
A'
A1
b
0.10
C
0.25
L
L1
10
SECTION A-A'
DIMENSIONS
SYMBOL
MIN. NOM. MAX.
1.70
A
A1
b
0.00
0.16 0.32 0.38
0.09 0.20
0.20
c
D
16.00 BSC
14.00 BSC
0.65 BSC
D1
e
E
16.00 BSC
14.00 BSC
E1
L
0.45 0.60 0.75
0.30 0.50 0.70
L1
θ
0°
8°
002-14043 **
PACKAGE OUTLINE, 80 LEAD LQFP
14.0X14.0X1.7 MM LQJ080 REV**
文档编号：002-05654 版本*D
90 / 98
CY9B120M 系列
Package Type
Package Code
LQFP 64
LQD064
4
5
D
7
D1
48
33
33
48
32
32
49
49
5
7
E1
E
4
3
6
17
17
64
64
1
16
16
1
2
5
7
e
3
0.10
0.08
C A-B D
BOTTOM VIEW
0.20
C A-B D
C
A-B
D
b
8
TOPVIEW
2
A
9
c
A
SEATING
PLANE
b
0.25
A'
A1
SECTION A-A'
L1
0.08
C
L
10
SIDE VIEW
DIMENSIONS
SYMBOL
MIN. NOM. MAX.
1.70
A
A1
b
0.00
0.15
0.09
0.20
0.2
c
0.20
D
12.00 BSC.
10.00 BSC.
0.50 BSC
D1
e
E
12.00 BSC.
10.00 BSC.
E1
L
0.45 0.60 0.75
0.30 0.50 0.70
L1
PACKAGE OUTLINE, 64 LEAD LQFP
10.0X10.0X1.7 MM LQD064 Rev**
002-11499 **
文档编号：002-05654 版本*D
91 / 98
CY9B120M 系列
Package Type
Package Code
LQFP 64
LQG064
4
5
D
7
D1
48
33
33
48
49
32
32
49
E1
E
5
7
4
3
64
17
17
64
1
16
16
1
2
5
7
BOTTOM VIEW
e
3
0.10
C A-B D
0.20
C A-B D
0.13
C
A-B
D
b
8
TOP VIEW
2
A
θ
A
9
SEATING
PLA NE
A1
10
0.25
L
c
A'
L1
b
0.10
C
SECTION A -A'
SIDE VIEW
DIMENSION
MIN. NOM. MAX.
1.70
SYMBOL
A
A1
b
0.00
0.27 0.32 0.37
0.09 0.20
0.20
c
D
14.00 BSC
12.00 BSC
0.65 BSC
D1
e
E
14.00 BSC
12.00 BSC
E1
L
0.45 0.60 0.75
0.30 0.50 0.70
L1
θ
0°
8°
002-13881 **
PACKAGE OUTLINE, 64 LEAD LQFP
12.0X12.0X1.7 MM LQG064 REV**
文档编号：002-05654 版本*D
92 / 98
CY9B120M 系列
Package Type
Package Code
QFN 64
VNC064
0.10
C
A B
D2
A
D
48
33
33
48
0.10
2X
C
32
32
49
49
0.10
C A B
5
(ND-1)× e
E
E2
17
64
64
17
1
16
16
1
4
INDEXMARK
8
9
e
B
b
L
0.10
0.05
C A B
0.10
2X
C
C
TOPVIEW
BOTTOM VIEW
0.10
0.05
C
A
SEATINGPLANE
C
C
SIDEVIEW
A1
NOTES:
1. ALL DIMENSIONSARE IN MILLIMETERS.
DIMENSIONS
SYMBOL
A
MIN. NOM. MAX.
0.90
2. DIMENSIONING AND TOLERANCING CONFORMSTO ASME Y14.5M-1994.
3. N ISTHE TOTAL NUMBEROF TERMINALS.
A
D
E
b
0.00
9.00 BSC
9.00 BSC
0.05
1
4
DIMENSION "b"APPLIESTO METALLIZED TERMINAL AND ISMEASURED
BETW EEN 0.15 AND 0.30mm FROM TERMINAL TIP. IF THETERMINAL
HASTHE OPTIONAL RADIUSON THE OTHEREND OF THE TERMINAL,
THE DIMENSION "b"SHOULD NOTBE MEASURED IN THATRADIUSAREA.
ND REFERSTO THE NUMBEROF TERMINALSON D SIDEORESIDE.
MAX. PACKAGEWARPAGEIS0.05mm.
0.20 0.25 0.30
6.00 BSC
5
D
E
e
2
6.
7.
8
6.00 BSC
2
MAXIMUM ALLOWABLE BURRIS0.076mm IN ALL DIRECTIONS.
PIN #1 ID ON TOPWILL BE LOCATED WITHIN THEINDICATED ZONE.
0.50 BSC
9
BILATERAL COPLANARITY ZONE APPLIESTO THEEXPOSED HEAT
SINK SLUG ASWELL ASTHE TERMINALS.
R
L
N
0.20 REF
0.40 0.45
0.35
64
16
ND
002-13234 **
PACKAGEOUTLINE, 64 LEAD QFN
9.0X9.0X0.9 MM VNC064 6.0X6.0 MM EPAD (SAWN) Rev*.*
文档编号：002-05654 版本*D
93 / 98
CY9B120M 系列
Package Type
Package Code
LQFP 48
LQA048
4
5
D
7
D1
36
36
25
25
37
24
24
37
E1
E
5
7
4
3
6
48
13
13
48
1
1
12
12
2
A-B
5
7
e
0.10
C
D
3
0.20
C A-B D
0.80
C
A-B
D
b
8
2
A
9
θ
A
SEATING
PLANE
c
A'
0.25
A1
10
b
0.80
C
L1
L
SECTION A-A'
DIMENSIONS
MIN. NOM. MAX.
1.70
SYMBOL
A
A1
b
0.00
0.15
0.09
0.20
0.27
0.20
c
D
9.00 BSC
7.00 BSC
0.50 BSC
9.00 BSC
7.00 BSC
0.60
D1
e
E
E1
L
0.45
0.30
0°
0.75
0.70
L1
θ
0.50
8°
002-13731 **
PACKAGE OUTLINE, 48 LEAD LQFP
7.0X7.0X1.7 MM LQA048 REV**
文档编号：002-05654 版本*D
94 / 98
CY9B120M 系列
Package Type
Package Code
QFN 48
VNA048
0.10
C
A
B
D
D2
A
25
36
0.10
2X
C
0.10
C A B
24
37
(ND-1)× e
E
E2
5
13
48
12
1
R
9
INDEX MARK
8
L
0.10
0.05
C
A
B
B
e
b
TOP VIEW
C
4
0.10
2X
C
BOTTOM VIEW
0.10
C
A
SEATING PLANE
C
0.05
A1
9
C
SIDE VIEW
NOTE
1. ALLDIMENSIONSAREIN MILLIMETERS.
DIMENSIONS
SYMBOL
A
2. DIMENSIONING AND TOLERANCINCCONFORMSTO ASMEY14.5-1994.
3. N ISTHETOTALNUMBEROFTERMINALS.
MIN. NOM. MAX.
0.90
4. DIMENSION "b"APPLIESTO METALLIZED TERMINALAND ISMEASURED
BETWEEN 0.15 AND 0.30mm FROM TERMINALTIP.IFTHETERMINALHAS
THEOPTIONALRADIUSON THEOTHEREND OFTHETERMINAL.THE
DIMENSION "b"SHOULD NOTBEMEASURED IN THATRADIUSAREA.
A
D
E
0.00
0.05
1
7.00 BSC
7.00 BSC
0.25
5. ND REFERTO THENUMBEROFTERMINALSON D ORESIDE.
6. MAX. PACKAGEWARPAGEIS0.05mm.
0.20
0.30
b
D
5.50 BSC
5.50 BSC
0.50 BSC
0.20 REF
0.40
2
2
7. MAXIMUM ALLOWABLEBURRSIS0.076mm IN ALLDIRECTIONS.
8. PIN #1 ID ON TOPWILL BE LOCATED WITHIN INDICATED ZONE.
E
e
9. BILATERALCOPLANARITYZONEAPPLIESTO THEEXPOSEDHEAT
SINKSLUG ASWELLASTHETERMINALS.
R
L
0.35
0.45
10. JEDECSPEC IFICATIONNO . REF: N/A
002-15528 **
PACKAGEOUTLINE, 48 LEAD QFN
7.0X7.0X0.9MMVNA048 5.5X5.5 MMEPAD(SAWN)REV**
文档编号：002-05654 版本*D
95 / 98
CY9B120M 系列
Package Type
Package Code
FBGA 96
FDG096
A
0.20
2X
C
11
10
9
6
8
7
6
5
4
3
2
1
L
K
J
H
G
F
E
D
C
B
A
INDEX MARK
7
PIN A1
CORNER
6
B
0.20
2X
C
TOP VIEW
BOTTOM VIEW
DETAIL A
0.20
C
C
5
0.08
C
96xφb
SIDE VIEW
DETAIL A
0.05
C
A B
NOTES:
1. ALLDIMENSIONSAREIN MILLIMETERS.
2. SOLDERBALL POSITION DESIGNATIO
DIMENSIONS
NOM.
SYMBOL
N PERJEP95, SECTION 3, SPP-020.
MIN.
MAX.
1.30
0.35
3. "e"REPRESENTSTHESOLDERBALL GRID PITCH.
A
A1
D
-
-
0.25
4. SYMBOL "MD"ISTHEBALL MATRIX SIZEIN THE"D"DIRECTION.
SYMBOL "ME"ISTHEBALL MATRIX SIZEIN THE"E"DIRECTION.
N ISTHENUMBEROF POPULATED SOLDERBALL POSITIONSFORMATRIX
SIZEMD X ME.
0.15
6.00 BSC
E
6.00 BSC
5.00 BSC
5.00 BSC
11
D1
E1
MD
ME
N
5.
DIMENSION "b"ISMEASURED ATTHEMAXIMUM BALLDIAMETERIN A
PLANEPARALLELTO DATUM C.
6.
"SD"AND "SE"AREMEASUREDWITH RESPECTTO DATUMSA AND BAND
DEFINETHEPOSITION OFTHECENTERSOLDERBALL IN THEOUTERROW.
11
96
WHEN THEREISAN ODD NUMBEROFSOLDERBALLSIN THEOUTERROW,
"SD"OR"SE"= 0.
0.30
b
0.20
0.40
eD
eE
SD
SE
0.50 BSC
0.50 BSC
0.00
WHEN THEREISAN EVEN NUMBEROFSOLDERBALLSIN THEOUTERROW,
"SD"= eD/2 AND "SE"= eE/2.
A1 CORNERTO BEIDENTIFIED BY
CHAMFER, LASERORINK MARK
7.
0.00
METALIZED MARK, INDENTATION OROTHERMEANS.
8. "+"INDICATESTHETHEORETICALCENTEROFDEPOPULATED SOLDER
BALLS.
002-13224 **
PACKAGE OUTLINE, 96 BALLFBGA
6.0X6.0X1.3 MM FDG096 REV**
文档编号：002-05654 版本*D
96 / 98
CY9B120M 系列
文档修改记录
文档标题：CY9B120M 系列 32 位 Arm® Cortex®-M3 FM3 微控制器
文档编号：002-05654
修订版
ECN
提交日期
变更说明
已转换成 Cypress 格式，分配文档号为 002-05654。
文档内容或格式无更改。
**
-
06/18/2013
更新 Cypress 模板。
*A
*B
*C
*D
5594823
6728834
6744599
6768940
01/20/2017
11/12/2019
12/06/2019
01/09/2020
本文档版本号为 Rev. *B，译自英文版 002-05655 Rev. *F。
本文档版本号为 Rev. *C，译自英文版 002-05655 Rev. *G。
本文档版本号为 Rev. *D，译自英文版 002-05655 Rev. *H。
文档编号：002-05654 版本*D
97 / 98
CY9B120M 系列
销售、解决方案以及法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。如果想要查找离您最近的办事处，请访问
赛普拉斯所在地。
PSoC®解决方案
产品
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP | PSoC 6 MCU
Arm® Cortex®微控制器
汽车级产品
时钟与缓冲器
接口
cypress.com/arm
赛普拉斯开发者社区
cypress.com/automotive
cypress.com/clocks
cypress.com/interface
cypress.com/iot
社区 | 项目 | 视频 | 博客 | 培训 | 组件
技术支持
cypress.com/support
物联网
存储器
cypress.com/memory
cypress.com/mcu
cypress.com/psoc
cypress.com/pmic
cypress.com/touch
cypress.com/usb
微控制器
PSoC
电源管理 IC
触摸感应
USB 控制器
无线连接
cypress.com/wireless
Arm 和 Cortex 是 Arm Limited 在欧盟和其它国家的注册商标。
© 赛普拉斯半导体公司，2012-2020年。本文件是赛普拉斯半导体公司及其子公司，包括SpansionLLC（“赛普拉斯”）的财产。本文件，包括其包含或引用的任何软件或固件（“软件”），根据全球范围内的知识产权
法律以及美国与其他国家签署条约由赛普拉斯所有。除非在本款中另有明确规定，赛普拉斯保留在该等法律和条约下的所有权利，且未就其专利、版权、商标或其他知识产权授予任何许可。如果软件并不附随有一
份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议，赛普拉斯特此授予贵方属人性质的、非独家且不可转让的如下许可（无再许可权）（1）在赛普拉斯特软件著作权项下的下列许可权（一）
对以源代码形式提供的软件，仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件，和（二）仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供
（无论直接提供或通过经销商和分销商间接提供），和（2）在被软件（由赛普拉斯公司提供，且未经修改）侵犯的赛普拉斯专利的权利主张项下，仅出于在赛普拉斯硬件产品上使用之目的制造、使用、提供和进口
软件的许可。禁止对软件的任何其他使用、复制、修改、翻译或汇编。
在适用法律允许的限度内，赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保，包括但不限于关于适销性和特定用途的默示保证。没有任何电子设备是绝对安全的。因此，尽管赛普拉斯在其硬件和软件产
品中采取了必要的安全措施，但是赛普拉斯并不承担任何由于使用赛普拉斯产品而引起的安全问题及安全漏洞的责任，例如未经授权的访问或使用赛普拉斯产品。此外，本材料中所介绍的赛普拉斯产品有可能存在
设计缺陷或设计错误，从而导致产品的性能与公布的规 格不一致。（如果发现此类问题，赛普拉斯会提供勘误表）赛普拉斯保留更改本文件的权利，届时将不另行通知。在适用法律允许的限度内，赛普拉斯不对因
应用或使用本文件所述任何产品或电路引起的任何后果负责。本文件，包括任何样本设计信息或程序代码信息，仅为供参考之目的提供。文件使用人应负责正确设计、计划和测试信息应用和由此生产的任何产品的
功能和安全性。赛普拉斯产品不应被设计为、设定为或授权用作武器操作、武器系统、核设施、生命支持设备或系统、其他医疗设备或系统（包括急救设备和手术植入物）、污染控制或有害物质管理系统中的关键部
件，或产品植入之设备或系统故障可能导致人身伤害、死亡或财产损失其他用途（“非预期用途”）。关键部件指，若该部件发生故障，经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件。
针对由赛普拉斯产品非预期用途产生或相关的任何主张、费用、损失和其他责任，赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任。贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关
的所有索赔、费用、损失和其他责任，包括因人身伤害或死亡引起的主张，并使之免受损失。
赛普拉斯、赛普拉斯徽标、Spansion、Spansion徽标，及上述项目的组合，WICED，及PSoC、CapSense、EZ-USB、F-RAM和Traveo应视为赛普拉斯在美国和其他国家的商标或注册商标。请访问cypress.com获
取赛普拉斯商标的完整列表。其他名称和品牌可能由其各自所有者主张为该方财产。
文档编号：002-05654 版本*D
Jan. 9, 2020
98 / 98
相关型号：
©2020 ICPDF网 联系我们和版权申明