IQE006NE2LM5CGSC

更新时间:2025-07-05 05:40:14
品牌:INFINEON
描述:英飞凌推出了创新型 源极底置 技术系列扩展的新产品, PQFN 3.3x3.3 源极底置 DSC 封装OptiMOSTM 5 25 V:IQE006NE2LM5CGSC。革命性的源极底置技术引入了倒置式硅芯片,该芯片在组件内部上下颠倒。这种调整使得源极电位(而不是漏极电位)可以通过导热垫与 PCB 连接。因此,它具有几点优势,如热能力增强,先进的功率密度,或具有改善板上布局的可能性。

IQE006NE2LM5CGSC 概述

英飞凌推出了创新型 源极底置 技术系列扩展的新产品, PQFN 3.3x3.3 源极底置 DSC 封装OptiMOSTM 5 25 V:IQE006NE2LM5CGSC。革命性的源极底置技术引入了倒置式硅芯片,该芯片在组件内部上下颠倒。这种调整使得源极电位(而不是漏极电位)可以通过导热垫与 PCB 连接。因此,它具有几点优势,如热能力增强,先进的功率密度,或具有改善板上布局的可能性。

IQE006NE2LM5CGSC 数据手册

通过下载IQE006NE2LM5CGSC数据手册来全面了解它。这个PDF文档包含了所有必要的细节,如产品概述、功能特性、引脚定义、引脚排列图等信息。

PDF下载
IQE006NE2LM5CGSC  
MOSFET  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
PG-WHTFN-9  
5
6
Features  
7
8
•ꢀVeryꢀlowꢀon-resistanceꢀRDS(on)  
•ꢀ100%ꢀavalancheꢀtested  
•ꢀSuperiorꢀthermalꢀresistance  
•ꢀN-channel,ꢀlogicꢀlevel  
•ꢀPb-freeꢀleadꢀplating;ꢀRoHSꢀcompliant  
•ꢀHalogen-freeꢀaccordingꢀtoꢀIEC61249-2-21  
9
Pin 1  
4
2
3
3
2
4
1
Productꢀvalidation  
FullyꢀqualifiedꢀaccordingꢀtoꢀJEDECꢀforꢀIndustrialꢀApplications  
Drain  
Pin 5-8  
Tableꢀ1ꢀꢀꢀꢀꢀKeyꢀPerformanceꢀParameters  
*1  
Gate  
Pin 9  
Parameter  
Value  
Unit  
VDS  
25  
V
Source  
Pin 1-4  
RDS(on),max  
ID  
0.58  
310  
41  
m  
A
*1: Internal body diode  
Qoss  
nC  
nC  
QG(0V...4.5V)  
29  
Typeꢀ/ꢀOrderingꢀCode  
Package  
Marking  
RelatedꢀLinks  
IQE006NE2LM5CGSC  
PG-WHTFN-9  
K
-
Final Data Sheet  
1
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
TableꢀofꢀContents  
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1  
Maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3  
Thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3  
Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4  
Electrical characteristics diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6  
Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10  
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13  
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13  
Disclaimer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13  
Final Data Sheet  
2
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
1ꢀꢀꢀꢀꢀMaximumꢀratings  
atꢀTA=25ꢀ°C,ꢀunlessꢀotherwiseꢀspecified  
Tableꢀ2ꢀꢀꢀꢀꢀMaximumꢀratings  
Values  
Typ.  
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
Max.  
-
-
-
-
-
-
-
-
310  
196  
173  
47  
VGS=10ꢀV,ꢀTC=25ꢀ°C  
VGS=10ꢀV,ꢀTC=100ꢀ°C  
Continuous drain current1)  
ID  
A
VGS=4.5ꢀV,ꢀTC=100ꢀ°C  
VGS=10ꢀV,ꢀTA=25°C,ꢀRthJA=60°C/W2)  
Pulsed drain current3)  
Avalanche energy, single pulse4)  
ID,pulse  
EAS  
-
-
-
-
1240  
140  
16  
A
TA=25ꢀ°C  
-
mJ  
V
ID=20ꢀA,ꢀRGS=25ꢀΩ  
Gate source voltage  
VGS  
-16  
-
-
-
-
-
89  
2.1  
TC=25ꢀ°C  
Power dissipation  
Ptot  
W
TA=25ꢀ°C,ꢀRthJA=60ꢀ°C/W2)  
IEC climatic category; DIN IEC 68-1:  
55/150/56  
Operating and storage temperature  
Tj,ꢀTstg  
-55  
-
150  
°C  
2ꢀꢀꢀꢀꢀThermalꢀcharacteristics  
Tableꢀ3ꢀꢀꢀꢀꢀThermalꢀcharacteristics  
Values  
Typ.  
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
Max.  
Thermal resistance, junction - case,  
bottom  
RthJC  
RthJC  
RthJA  
-
-
1.4  
°C/W -  
°C/W -  
°C/W -  
Thermal resistance, junction - case,  
top  
-
-
0.7  
-
-
Device on PCB,  
60  
6 cm² cooling area2)  
1) Rating refers to the product only with datasheet specified absolute maximum values, maintaining case temperature  
as specified. For other case temperatures please refer to Diagram 2. De-rating will be required based on the actual  
environmental conditions.  
2) Device on 40 mm x 40 mm x 1.5 mm epoxy PCB FR4 with 6 cm2 (one layer, 70 µm thick) copper area for drain  
connection. PCB is vertical in still air.  
3) See Diagram 3 for more detailed information  
4) See Diagram 13 for more detailed information  
Final Data Sheet  
3
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
3ꢀꢀꢀꢀꢀElectricalꢀcharacteristics  
atꢀTj=25ꢀ°C,ꢀunlessꢀotherwiseꢀspecified  
Tableꢀ4ꢀꢀꢀꢀꢀStaticꢀcharacteristics  
Values  
Typ.  
-
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
25  
Max.  
-
Drain-source breakdown voltage  
Gate threshold voltage  
V(BR)DSS  
VGS(th)  
V
V
VGS=0ꢀV,ꢀID=1ꢀmA  
1.2  
1.6  
2.0  
VDS=VGS,ꢀID=250ꢀµA  
-
-
0.1  
10  
1.0  
100  
VDS=20ꢀV,ꢀVGS=0ꢀV,ꢀTj=25ꢀ°C  
VDS=20ꢀV,ꢀVGS=0ꢀV,ꢀTj=125ꢀ°C  
Zero gate voltage drain current  
Gate-source leakage current  
Drain-source on-state resistance  
IDSS  
µA  
nA  
IGSS  
-
10  
100  
VGS=16ꢀV,ꢀVDS=0ꢀV  
-
-
0.49  
0.64  
0.58  
0.75  
VGS=10ꢀV,ꢀID=20ꢀA  
VGS=4.5ꢀV,ꢀID=20ꢀA  
RDS(on)  
mΩ  
Gate resistance1)  
Transconductance  
RG  
gfs  
-
-
0.8  
1.2  
-
-
260  
S
|VDS|2|ID|RDS(on)max,ꢀID=30ꢀA  
Tableꢀ5ꢀꢀꢀꢀꢀDynamicꢀcharacteristics  
Values  
Typ.  
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
Max.  
Input capacitance1)  
Output capacitance1)  
Reverse transfer capacitance1)  
Ciss  
Coss  
Crss  
-
-
-
4100 5453 pF  
1700 2261 pF  
VGS=0ꢀV,ꢀVDS=12ꢀV,ꢀf=1ꢀMHz  
VGS=0ꢀV,ꢀVDS=12ꢀV,ꢀf=1ꢀMHz  
VGS=0ꢀV,ꢀVDS=12ꢀV,ꢀf=1ꢀMHz  
130  
5.3  
195  
-
pF  
ns  
VDD=12ꢀV,ꢀVGS=10ꢀV,ꢀID=20ꢀA,  
RG,ext=1.6ꢀΩ  
Turn-on delay time  
Rise time  
td(on)  
tr  
td(off)  
tf  
-
-
-
-
VDD=12ꢀV,ꢀVGS=10ꢀV,ꢀID=20ꢀA,  
RG,ext=1.6ꢀΩ  
2.6  
-
-
-
ns  
ns  
ns  
VDD=12ꢀV,ꢀVGS=10ꢀV,ꢀID=20ꢀA,  
RG,ext=1.6ꢀΩ  
Turn-off delay time  
Fall time  
27.0  
5.3  
VDD=12ꢀV,ꢀVGS=10ꢀV,ꢀID=20ꢀA,  
RG,ext=1.6ꢀΩ  
Tableꢀ6ꢀꢀꢀꢀꢀGateꢀchargeꢀcharacteristics2)ꢀ  
Values  
Typ.  
9.2  
6.6  
5.6  
8.2  
29  
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
Max.  
12.2  
-
Gate to source charge  
Gate charge at threshold  
Gate to drain charge1)  
Switching charge  
Qgs  
-
-
-
-
-
-
-
-
-
nC  
nC  
nC  
nC  
nC  
V
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ4.5ꢀV  
VDD=12ꢀV,ꢀID=20ꢀA,ꢀVGS=0ꢀtoꢀ10ꢀV  
VDS=0.1ꢀV,ꢀVGS=0ꢀtoꢀ10ꢀV  
Qg(th)  
Qgd  
8.4  
-
Qsw  
Gate charge total1)  
Qg  
36  
-
Gate plateau voltage  
Gate charge total1)  
Vplateau  
Qg  
2.2  
62  
82  
-
nC  
nC  
nC  
Gate charge total, sync. FET  
Output charge1)  
Qg(sync)  
Qoss  
60  
41  
55  
VDS=12ꢀV,ꢀVGS=0ꢀV  
1) Defined by design. Not subject to production test.  
2) See Gate charge waveformsfor parameter definition  
Final Data Sheet  
4
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
Tableꢀ7ꢀꢀꢀꢀꢀReverseꢀdiode  
Values  
Parameter  
Symbol  
Unit Noteꢀ/ꢀTestꢀCondition  
Min.  
Typ.  
-
Max.  
83  
Diode continuous forward current  
Diode pulse current  
IS  
-
-
-
-
A
TC=25ꢀ°C  
IS,pulse  
VSD  
Qrr  
-
1240  
1.0  
-
A
TC=25ꢀ°C  
Diode forward voltage  
0.75  
25  
V
VGS=0ꢀV,ꢀIF=20ꢀA,ꢀTj=25ꢀ°C  
VR=12ꢀV,ꢀIF=20ꢀA,ꢀdiF/dt=100ꢀA/µs  
Reverse recovery charge  
nC  
Final Data Sheet  
5
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
4ꢀꢀꢀꢀꢀElectricalꢀcharacteristicsꢀdiagrams  
Diagramꢀ1:ꢀPowerꢀdissipation  
Diagramꢀ2:ꢀDrainꢀcurrent  
100  
320  
280  
240  
200  
160  
120  
80  
80  
60  
40  
20  
0
40  
0
0
25  
50  
75  
100  
125  
150  
175  
0
25  
50  
75  
100  
125  
150  
175  
TCꢀ[°C]  
TCꢀ[°C]  
Ptot=f(TC)  
ID=f(TC);ꢀVGS10ꢀV  
Diagramꢀ3:ꢀSafeꢀoperatingꢀarea  
Diagramꢀ4:ꢀMax.ꢀtransientꢀthermalꢀimpedance  
104  
102  
single pulse  
0.01  
0.02  
0.05  
0.1  
0.2  
0.5  
1 µs  
103  
102  
101  
100  
10-1  
10-2  
101  
10 µs  
100 µs  
100  
10-1  
10-2  
10-3  
1 ms  
10 ms  
DC  
10-1  
100  
101  
102  
10-6  
10-5  
10-4  
10-3  
10-2  
10-1  
100  
VDSꢀ[V]  
tpꢀ[s]  
ID=f(VDS);ꢀTC=25ꢀ°C;ꢀD=0;ꢀparameter:ꢀtp  
ZthJC=f(tp);ꢀparameter:ꢀD=tp/T  
Final Data Sheet  
6
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
Diagramꢀ5:ꢀTyp.ꢀoutputꢀcharacteristics  
Diagramꢀ6:ꢀTyp.ꢀdrain-sourceꢀonꢀresistance  
1250  
1.6  
5 V  
2.8 V  
10 V  
4 V  
1.4  
4.5 V  
3.5 V  
1000  
750  
500  
250  
0
3 V  
1.2  
3.5 V  
1.0  
0.8  
0.6  
0.4  
0.2  
0.0  
4 V  
4.5 V  
5 V  
3 V  
10 V  
2.8 V  
0.0  
0.5  
1.0  
1.5  
2.0  
2.5  
3.0  
0
100  
200  
300  
400  
500  
600  
700  
VDSꢀ[V]  
IDꢀ[A]  
ID=f(VDS),ꢀTj=25ꢀ°C;ꢀparameter:ꢀVGS  
RDS(on)=f(ID),ꢀTj=25ꢀ°C;ꢀparameter:ꢀVGS  
Diagramꢀ7:ꢀTyp.ꢀtransferꢀcharacteristics  
Diagramꢀ8:ꢀTyp.ꢀdrain-sourceꢀonꢀresistance  
1250  
1.6  
1.4  
1.2  
1.0  
0.8  
0.6  
0.4  
0.2  
0.0  
1000  
750  
500  
250  
0
25 °C  
150 °C  
150 °C  
25 °C  
0.0  
0.5  
1.0  
1.5  
2.0  
2.5  
3.0  
3.5  
4.0  
0
2
4
6
8
10  
12  
VGSꢀ[V]  
VGSꢀ[V]  
ID=f(VGS),ꢀ|VDS|>2|ID|RDS(on)max;ꢀparameter:ꢀTj  
RDS(on)=f(VGS),ꢀID=20ꢀA;ꢀparameter:ꢀTj  
Final Data Sheet  
7
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
Diagramꢀ9:ꢀNormalizedꢀdrain-sourceꢀonꢀresistance  
Diagramꢀ10:ꢀTyp.ꢀgateꢀthresholdꢀvoltage  
1.6  
2.0  
1.4  
1.2  
1.0  
0.8  
0.6  
1.6  
2500 µA  
1.2  
250 µA  
0.8  
0.4  
0.0  
-75 -50 -25  
0
25  
50  
75 100 125 150 175  
-75 -50 -25  
0
25  
50  
75 100 125 150 175  
Tjꢀ[°C]  
Tjꢀ[°C]  
RDS(on)=f(Tj),ꢀID=20ꢀA,ꢀVGS=10ꢀV  
VGS(th)=f(Tj),ꢀVGS=VDS;ꢀparameter:ꢀID  
Diagramꢀ11:ꢀTyp.ꢀcapacitances  
Diagramꢀ12:ꢀForwardꢀcharacteristicsꢀofꢀreverseꢀdiode  
104  
104  
25 °C  
25 °C, max  
150 °C  
150 °C, max  
Ciss  
103  
102  
101  
103  
102  
101  
Coss  
Crss  
0
5
10  
15  
20  
25  
0.0  
0.3  
0.6  
0.9  
1.2  
1.5  
VDSꢀ[V]  
VSDꢀ[V]  
C=f(VDS);ꢀVGS=0ꢀV;ꢀf=1ꢀMHz  
IF=f(VSD);ꢀparameter:ꢀTj  
Final Data Sheet  
8
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
Diagramꢀ13:ꢀAvalancheꢀcharacteristics  
Diagramꢀ14:ꢀTyp.ꢀgateꢀcharge  
102  
10  
5 V  
12 V  
20 V  
8
6
4
2
0
25 °C  
101  
100 °C  
125 °C  
100  
100  
101  
102  
103  
0
10  
20  
30  
40  
50  
60  
70  
tAVꢀ[µs]  
Qgateꢀ[nC]  
IAS=f(tAV);ꢀRGS=25ꢀ;ꢀparameter:ꢀTj,start  
VGS=f(Qgate),ꢀID=20ꢀAꢀpulsed,ꢀTj=25ꢀ°C;ꢀparameter:ꢀVDD  
Diagramꢀ15:ꢀDrain-sourceꢀbreakdownꢀvoltage  
Diagram Gate charge waveforms  
28  
27  
26  
25  
24  
23  
-75 -50 -25  
0
25  
50  
75 100 125 150 175  
Tjꢀ[°C]  
VBR(DSS)=f(Tj);ꢀID=1ꢀmA  
Final Data Sheet  
9
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
5ꢀꢀꢀꢀꢀPackageꢀOutlines  
PACKAGE - GROUP  
NUMBER:  
PG-WHTFN-9-U01  
MILLIMETERS  
DIMENSIONS  
MIN.  
---  
MAX.  
0.75  
0.05  
0.40  
0.30  
3.40  
2.51  
2.25  
0.93  
1.78  
3.40  
1.70  
2.23  
1.485  
A
A1  
b
0
0.20  
0.10  
3.20  
2.31  
1.95  
0.73  
1.58  
3.20  
1.50  
1.93  
1.285  
c
D
D1  
D2  
D3  
D4  
E
E1  
E2  
E3  
e
0.65  
L
0.40  
0.35  
0.32  
0.60  
0.55  
0.52  
L1  
L2  
Figureꢀ1ꢀꢀꢀꢀꢀOutlineꢀPG-WHTFN-9,ꢀdimensionsꢀinꢀmm  
Final Data Sheet  
10  
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
1.629  
1.059  
0.15  
0.35  
8x  
0.595  
1.1  
0.3  
6x  
0.975  
0.3  
4x  
1.06  
2x  
1.6  
0.42  
2x  
0.65  
6x  
0.3  
4x  
0.475  
0.65  
6x  
1.1  
4x  
Pin 1  
0.365  
0.055  
2x  
1.35  
1.15  
0.975  
0.615  
copper  
solder mask  
All dimensions are in units mm  
stencil apertures  
Figureꢀ2ꢀꢀꢀꢀꢀOutlineꢀFootprintꢀ(PG-WHTFN-9-1),ꢀdimensionsꢀinꢀmm  
Final Data Sheet  
11  
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
3.6  
12  
Figureꢀ3ꢀꢀꢀꢀꢀOutlineꢀTapeꢀ(PG-WHTFN-9-1),ꢀdimensionsꢀinꢀmm  
Final Data Sheet  
12  
Rev.ꢀ2.0,ꢀꢀ2022-04-28  
OptiMOSTMꢀ5ꢀPower-Transistor,ꢀ25ꢀV  
IQE006NE2LM5CGSC  
RevisionꢀHistory  
IQE006NE2LM5CGSC  
Revision:ꢀ2022-04-28,ꢀRev.ꢀ2.0  
Previous Revision  
Revision Date  
Subjects (major changes since last revision)  
Release of final version  
2.0  
2022-04-28  
Trademarks  
Allꢀreferencedꢀproductꢀorꢀserviceꢀnamesꢀandꢀtrademarksꢀareꢀtheꢀpropertyꢀofꢀtheirꢀrespectiveꢀowners.  
WeꢀListenꢀtoꢀYourꢀComments  
Anyꢀinformationꢀwithinꢀthisꢀdocumentꢀthatꢀyouꢀfeelꢀisꢀwrong,ꢀunclearꢀorꢀmissingꢀatꢀall?ꢀYourꢀfeedbackꢀwillꢀhelpꢀusꢀtoꢀcontinuously  
improveꢀtheꢀqualityꢀofꢀthisꢀdocument.ꢀPleaseꢀsendꢀyourꢀproposalꢀ(includingꢀaꢀreferenceꢀtoꢀthisꢀdocument)ꢀto:  
erratum@infineon.com  
Publishedꢀby  
InfineonꢀTechnologiesꢀAG  
81726ꢀMünchen,ꢀGermany  
©ꢀ2022ꢀInfineonꢀTechnologiesꢀAG  
AllꢀRightsꢀReserved.  
LegalꢀDisclaimer  
Theꢀinformationꢀgivenꢀinꢀthisꢀdocumentꢀshallꢀinꢀnoꢀeventꢀbeꢀregardedꢀasꢀaꢀguaranteeꢀofꢀconditionsꢀorꢀcharacteristicsꢀ  
(“Beschaffenheitsgarantie”)ꢀ.  
Withꢀrespectꢀtoꢀanyꢀexamples,ꢀhintsꢀorꢀanyꢀtypicalꢀvaluesꢀstatedꢀhereinꢀand/orꢀanyꢀinformationꢀregardingꢀtheꢀapplicationꢀofꢀthe  
product,ꢀInfineonꢀTechnologiesꢀherebyꢀdisclaimsꢀanyꢀandꢀallꢀwarrantiesꢀandꢀliabilitiesꢀofꢀanyꢀkind,ꢀincludingꢀwithoutꢀlimitation  
warrantiesꢀofꢀnon-infringementꢀofꢀintellectualꢀpropertyꢀrightsꢀofꢀanyꢀthirdꢀparty.  
Inꢀaddition,ꢀanyꢀinformationꢀgivenꢀinꢀthisꢀdocumentꢀisꢀsubjectꢀtoꢀcustomer’sꢀcomplianceꢀwithꢀitsꢀobligationsꢀstatedꢀinꢀthis  
documentꢀandꢀanyꢀapplicableꢀlegalꢀrequirements,ꢀnormsꢀandꢀstandardsꢀconcerningꢀcustomer’sꢀproductsꢀandꢀanyꢀuseꢀofꢀthe  
productꢀofꢀInfineonꢀTechnologiesꢀinꢀcustomer’sꢀapplications.  
Theꢀdataꢀcontainedꢀinꢀthisꢀdocumentꢀisꢀexclusivelyꢀintendedꢀforꢀtechnicallyꢀtrainedꢀstaff.ꢀItꢀisꢀtheꢀresponsibilityꢀofꢀcustomer’s  
technicalꢀdepartmentsꢀtoꢀevaluateꢀtheꢀsuitabilityꢀofꢀtheꢀproductꢀforꢀtheꢀintendedꢀapplicationꢀandꢀtheꢀcompletenessꢀofꢀtheꢀproduct  
informationꢀgivenꢀinꢀthisꢀdocumentꢀwithꢀrespectꢀtoꢀsuchꢀapplication.  
Information  
Forꢀfurtherꢀinformationꢀonꢀtechnology,ꢀdeliveryꢀtermsꢀandꢀconditionsꢀandꢀpricesꢀpleaseꢀcontactꢀyourꢀnearestꢀInfineon  
TechnologiesꢀOfficeꢀ(www.infineon.com).  
Warnings  
Dueꢀtoꢀtechnicalꢀrequirements,ꢀcomponentsꢀmayꢀcontainꢀdangerousꢀsubstances.ꢀForꢀinformationꢀonꢀtheꢀtypesꢀinꢀquestion,  
pleaseꢀcontactꢀtheꢀnearestꢀInfineonꢀTechnologiesꢀOffice.  
TheꢀInfineonꢀTechnologiesꢀcomponentꢀdescribedꢀinꢀthisꢀDataꢀSheetꢀmayꢀbeꢀusedꢀinꢀlife-supportꢀdevicesꢀorꢀsystemsꢀand/or  
automotive,ꢀaviationꢀandꢀaerospaceꢀapplicationsꢀorꢀsystemsꢀonlyꢀwithꢀtheꢀexpressꢀwrittenꢀapprovalꢀofꢀInfineonꢀTechnologies,ꢀifꢀa  
failureꢀofꢀsuchꢀcomponentsꢀcanꢀreasonablyꢀbeꢀexpectedꢀtoꢀcauseꢀtheꢀfailureꢀofꢀthatꢀlife-support,ꢀautomotive,ꢀaviationꢀand  
aerospaceꢀdeviceꢀorꢀsystemꢀorꢀtoꢀaffectꢀtheꢀsafetyꢀorꢀeffectivenessꢀofꢀthatꢀdeviceꢀorꢀsystem.ꢀLifeꢀsupportꢀdevicesꢀorꢀsystemsꢀare  
intendedꢀtoꢀbeꢀimplantedꢀinꢀtheꢀhumanꢀbodyꢀorꢀtoꢀsupportꢀand/orꢀmaintainꢀandꢀsustainꢀand/orꢀprotectꢀhumanꢀlife.ꢀIfꢀtheyꢀfail,ꢀitꢀis  
reasonableꢀtoꢀassumeꢀthatꢀtheꢀhealthꢀofꢀtheꢀuserꢀorꢀotherꢀpersonsꢀmayꢀbeꢀendangered.  
Final Data Sheet  
13  
Rev.ꢀ2.0,ꢀꢀ2022-04-28  

IQE006NE2LM5CGSC 相关器件

型号 制造商 描述 价格 文档
IQE006NE2LM5SC INFINEON 英飞凌推出了创新型 源极底置 技术系列扩展的新产品, PQFN 3.3x3.3 源极底置 DSC 封装OptiMOSTM?5 25 V:IQE006NE2LM5SC。革命性的源极底置技术引入了倒置式硅芯片,该芯片在组件内部上下颠倒。这种调整使得源极电位(而不是漏极电位)可以通过导热垫与 PCB 连接。因此,它具有几点优势,如热能力增强,先进的功率密度,或具有改善板上布局的可能性。 获取价格
IQE008N03LM5 INFINEON IQE008N03LM5 是英飞凌对创新性 源极底置 技术的延伸。 OptiMOS™ 5 30V  PQFN 3.3x3.3 源极底置具有 30 V 和极低 0.85 mOhm RDS(on)。革命性的源极底置技术使硅片倒置在元件内部。调整后,源极电位(而非漏极电位)即可通过导热垫连接到 PCB。这样就能提供多项优势,如增强热性能、高功率密度和改善布局。此外,更高的效率、更低的主动散热要求及有效的热管理布局有利于实现系统级优势。RDS(on) 新标杆和创新布局能力使 源极底置 概念在温度管理方面处于领先地位。源极底置产品组合解决了各种应用问题,包括 电机驱动、 电信、 SMPS  或 服务器。目前,有两种不同的产品尺寸采用了这项新技术:源极底置标准栅极和源极底置置中栅极(并行优化)。 获取价格
IQE008N03LM5CG INFINEON IQE008N03LM5CG 是英飞凌对创新性 源极底置 技术的延伸。 OptiMOS™ 5 30 V PQFN 3.3x3.3 源极底置具有 30 V 和极低 0.85 mOhm RDS(on)。革命性的源极底置技术使硅片倒置在元件内部。调整后,源极电位(而非漏极电位)即可通过导热垫连接到 PCB。这样就能提供多项优势,如增强热性能、高功率密度和改善布局。此外,更高的效率、更低的主动散热要求及有效的热管理布局有利于实现系统级优势。RDS(on) 新标杆和创新布局能力使 源极底置 概念在温度管理方面处于领先地位。源极底置产品组合解决了各种应用问题,包括 电机驱动、 电信、 SMPS  或 服务器。目前,有两种不同的产品尺寸采用了这项新技术:源极底置标准栅极和源极底置置中栅极(并行优化)。 获取价格
IQE008N03LM5CGSC INFINEON The IQE008N03LM5CGSC is part of the Source-Down family with RDS(on) of 0.85 mOhm. The Source-Down technology introduces a flipped silicon die, which is positioned upside down inside the components. 获取价格
IQE008N03LM5SC INFINEON The IQE008N03LM5SC is part of the Source-Down family with RDS(on) of 0.85 mOhm. The Source-Down technology introduces a flipped silicon die, which is positioned upside down inside the components. 获取价格
IQE013N04LM6 INFINEON IQE013N04LM6,这款 1.35mOhm 的 40V OptiMOS™ 功率 MOSFET 扩展了英飞凌的创新型 Source-Down  产品系列,采用 3.3x3.3 PQFN 封装。该功率 MOSFET 是同类中的佼佼者,突破业界目前的功率密度和形状因数,优化了终端用户的体验。 获取价格
IQE013N04LM6CG INFINEON IQE013N04LM6,这款 1.35mOhm 的 40V OptiMOS™ 功率 MOSFET 扩展了英飞凌的创新型 Source-Down  产品系列,采用 3.3x3.3 PQFN 封装。该功率 MOSFET 是同类中的佼佼者,突破业界目前的功率密度和形状因数,优化了终端用户的体验。 获取价格
IQE013N04LM6CGSC INFINEON 英飞凌推出了创新型 源极底置 技术系列扩展的新产品, PQFN 3.3x3.3 源极底置 DSC 封装OptiMOSTM 5 40 V:IQE013N04LM6CGSC。革命性的源极底置技术引入了倒置式硅芯片,该芯片在组件内部上下颠倒。这种调整使得源极电位(而不是漏极电位)可以通过导热垫与 PCB 连接。因此,它具有几点优势,如热能力增强,先进的功率密度,或具有改善板上布局的可能性。 获取价格
IQE013N04LM6SC INFINEON 英飞凌推出了创新型 源极底置 技术系列扩展的新产品, PQFN 3.3x3.3 源极底置 DSC 封装OptiMOSTM 5 40 V:IQE013N04LM6SC。革命性的源极底置技术引入了倒置式硅芯片,该芯片在组件内部上下颠倒。这种调整使得源极电位(而不是漏极电位)可以通过导热垫与 PCB 连接。因此,它具有几点优势,如热能力增强,先进的功率密度,或具有改善板上布局的可能性。 获取价格
IQE022N06LM5 INFINEON IQE022N06LM5 is Infineon’s new best-in-class OptiMOS™ 5 power MOSFET 60 V logic level in PQFN 3.3x3.3 Source-Down package, offering the industry’s lowest on-state resistance RDS(on) at 25˚C and superior thermal performance. The OptiMOS™ Source-Down is a revolutionary technology with a flipped silicon die inside, offering several advantages such as better thermal capability, higher power density and improved layout possibilities. Combined with industrial standard PQFN 3.3x3.3 package, IQE022N06LM 获取价格
Hi,有什么可以帮您? 在线客服 或 微信扫码咨询