电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
HF439/S048B  HF49F/005-1H2GTXXX  HF439/N048A  HF439/N072D  HF431/S072C  HF439/S012D  HF43F/012-HSTXXX  HF43F/018-HS2GXXX  HF49F/005-1H1TFXXX  RH5RL49AA  
IS61LPD25636T/D 256K ×32 , 256K ×36 , 512K ×18的同步管道,双循环DESELECT静态RAM (256K x 32, 256K x 36, 512K x 18 SYNCHRONOUS PIPELINE, DOUBLE-CYCLE DESELECT STATIC RAM)
.型号:   IS61LPD25636T/D
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 256K ×32 , 256K ×36 , 512K ×18的同步管道,双循环DESELECT静态RAM
256K x 32, 256K x 36, 512K x 18 SYNCHRONOUS PIPELINE, DOUBLE-CYCLE DESELECT STATIC RAM
文件大小 :   155 K    
页数 : 22 页
Logo:   
品牌   ISSI [ INTEGRATED SILICON SOLUTION, INC ]
购买 :   
  浏览型号IS61LPD25636T/D的Datasheet PDF文件第2页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第3页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第4页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第5页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第6页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第7页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第8页 浏览型号IS61LPD25636T/D的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
IS61SPD25632T / D IS61LPD25632T / D
IS61SPD25636T / D IS61LPD25636T / D
IS61SPD51218T / D IS61LPD51218T / D
256K ×32 , 256K ×36 , 512K ×18
同步管道,
双循环DESELECT静态RAM
特点
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制,注册地址,数据和
控制
•奔腾™或线性突发序列控制使用
MODE INPUT
•三个芯片使能选项进行简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
• JEDEC 100引脚TQFP和
119引脚PBGA封装
•单+ 3.3V , + 10 %, - 5 %电源
•掉电贪睡模式
• 3.3V的I / O SPD
• 2.5V的I / O LPD
•双循环取消
•在间歇模式来减少功耗待机
• T版( 3片选)
• D版(双片选)
ISSI
®
初步信息
2000年9月
描述
ISSI
IS61SPD25632 , IS61SPD25636 , S61SPD51218 ,
IS61LPD25632 , IS61LPD25636和IS61LPD51218是
高速,低功耗的同步静态RAM设计
提供一种可破裂的,高性能的,二级缓存为
奔腾™ , 680X0 ™和PowerPC ™微处理器。
该IS61SPD25632和IS61LPD25632组织为
262144字由32比特和IS61SPD25636和
IS61LPD25636由36位组织为262,144字。
该IS61SPD51218和IS61LPS51218组织为
524,288字由18位。与制造
ISSI
先进
CMOS技术,器件集成了2位爆
计数器,高速SRAM的芯,和高驱动能力
输出变成一个单片电路。所有同步输入
通过由一个正边沿触发的控制寄存器
单时钟输入。
写周期是内部自定时的,由发起
在时钟输入的上升沿。写周期可以是从一个
到4个字节宽,由写控制输入控制。
单独的字节使能允许写入单个字节。
通过使用字节写入字节进行写操作
启用( BWE ) 。输入相结合的一个或多个单独的
字节写信号( BWX ) 。此外,全局写( GW)的
适用于所有写字节在同一时间,无论
字节写操作控制。
连发可以启动或者
ADSP
(地址状态
处理器)或
ADSC
(地址状态缓存控制器)
输入引脚。可生成后续的脉冲串地址
内部和由受控
ADV
(突发地址
提前)输入引脚。
在模式引脚用于选择该串序列顺序,
当该引脚连接到低电平线性脉冲串来实现的。交错
当该引脚为高电平或悬空一阵实现。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-166*
3.5
6
166
-150
3.8
6.7
150
-133
4
7.5
133
-5
5
10
100
单位
ns
ns
兆赫
*仅适用于SPD版本,这个速度
本文件包含的初步信息数据。 ISSI保留随时更改其产品在任何时候,恕不另行通知,以改进设计和提供合适的
最好的产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 ©版权所有2001年,集成的芯片解决方案,公司
集成的芯片解决方案,公司 - 1-800-379-4774
初步信息
04/17/01
修订版00A
1
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7