MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
特点
托尔5V
INP咆哮
在22Luts
V10
D
GAL22LV10
低电压E
2
CMOS PLD
通用阵列逻辑™
功能框图
I / CLK
RESET
•高性能ê
2
CMOS
®
技术
- 4 ns最大传播延迟
- 最大频率= 250 MHz的
- 3 ns最大时钟输入到数据输出
- UltraMOS
®
先进的CMOS技术
• 3.3V低电压22V10建筑
- JEDEC兼容3.3V接口标准
- 5V兼容输入
- I / O接口方面采用标准5V TTL器件
(GAL22LV10C)
• ACTIVE PULL -UPS上的所有引脚( GAL22LV10D )
• E
2
电池技术
- 可重构逻辑
- 可编程细胞
- 100%测试/ 100 %的收益率
- 高速电擦除( <100ms )
- 20年的数据保存
• TEN输出逻辑宏单元
- 最大的灵活性,复杂的逻辑设计
- 可编程输出极性
•下载所有的寄存器和上电复位
- 100 %的功能可测性
•应用程序包括:
- 胶逻辑的3.3V系统
- DMA控制
- 状态机控制
- 高速图形处理
- 标准逻辑速度提升
•用于识别电子签名
描述
该GAL22LV10D ,在4毫微秒的最大传播延迟时间,
提供了最高速度性能的PLD提供
市场。该GAL22LV10C可以在3.3V和5V接口
信号电平。该GAL22LV10使用莱迪思的制造
安森美半导体先进3.3V ê
2
CMOS工艺制造,其中的COM
bines与CMOS电可擦除(E
2
)浮栅技
术。高速擦写次数( <100ms )使器件可以是
快速而有效地重新编程。
通用架构提供了最大的设计灵活性
使输出逻辑宏单元( OLMC )被配置
该用户。
独特的测试电路和可编程细胞允许完成
交流,直流,并在制造过程中进行功能测试。其结果,
莱迪思半导体公司提供了100%的现场可编程性和
所有GAL产品的功能。此外, 100擦除/写
周期和数据保留超过20年的指定。
8
OLMC
I / O / Q
I
10
OLMC
I
12
I / O / Q
I
OLMC
I / O / Q
可编程
与阵
(132X44)
14
OLMC
I
I / O / Q
16
OLMC
I
I / O / Q
I
16
OLMC
I / O / Q
I
14
OLMC
I / O / Q
I
12
OLMC
I / O / Q
I
10
OLMC
I / O / Q
I
8
OLMC
I / O / Q
I
预设
引脚配置
PLCC
I / CLK
I / O / Q
VCC
NC
I / O / Q
26
25
I / O / Q
I / O / Q
7
23
I
4
I
I
I
NC
I
I
I
11
12
I
9
5
I
2
28
GAL22LV10
顶视图
I / O / Q
NC
21
I / O / Q
I / O / Q
14
I
GND
NC
16
I
I / O / Q
19
18
I / O / Q
I / O / Q
版权所有©1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改,恕不另行通知。
莱迪思半导体股份有限公司, 5555东北摩尔的Ct 。 ,俄勒冈州希尔斯伯勒97124 , USA
电话: ( 503 ) 681-0118 ; 1-888- ISP- PLDS ;传真( 503 ) 681-3037 ; http://www.latticesemi.com
1997年7月
22lv10_03
1
特定网络阳离子
GAL22LV10
GAL22LV10订购信息
商业级产品规格
TPD ( NS )
4
5
7.5
10
15
TSU ( NS )
3
3.5
6.5
7.5
10
的Tco (纳秒)
3
3.5
5
6.5
10
ICC (MA )
130
130
75
75
75
订购#
GAL22LV10D-4LJ
GAL22LV10D-5LJ
GAL22LV10C-7LJ
GAL22LV10C-10LJ
GAL22LV10C-15LJ
28引脚PLCC
28引脚PLCC
28引脚PLCC
28引脚PLCC
28引脚PLCC
产品编号说明
XXXXXXXX _ XX
X X X
GAL22LV10D
设备名称
GAL22LV10C
速度快(纳秒)
L =低功耗
动力
GRADE
空白=商业
J = PLCC
2
特定网络阳离子
GAL22LV10
输出逻辑宏单元( OLMC )
该GAL22LV10具有可变数目的每乘积项
OLMC 。十个可用的OLMCs ,二OLMCs访问
8乘积项(引脚17和27 ) ,二者有10项产品
(引脚18和26 ) ,二者有12项产品(引脚19和25 ) ,
2有14个乘积项(销20和24) ,和两个OLMCs
有16项产品(引脚21和23) 。除了
可用于逻辑乘积项,每个OLMC有一个附加
产品长期致力于输出使能控制。
每个OLMC的输出极性可单独编程
是真还是反转,在任何组合或注册模式。
这允许每个输出被单独配置为
高电平或低电平有效。
该GAL22LV10有一个产品期限为异步重置( AR )
和一个乘积项为同步预置(SP)。这两个
产品条款适用于所有注册OLMCs 。在异步
异步的复位将所有寄存器设为零,任何时候这个专用
乘积项被置位。同步预置设定所有稳压
存器到逻辑1的下一个时钟脉冲的上升沿后
该产品期限为有效。
注: AR和SP产品条款将迫使Q输出
触发器的极性变成相同的状态,而不管
输出。因此,在复位操作,这将寄存器输出
到零,可能会导致无论是高或低,在输出引脚
取决于所选择的引脚的极性。
A R
D
Q
CLK
SP
Q
4到1
MUX
2比1
MUX
GAL22LV10输出逻辑宏单元( OLMC )
输出逻辑宏单元配置
每个GAL22LV10的大电池具有两个主要功能
tional模式:注册,和组合的I / O 。该模式和
的输出的极性是由两个比特(SO和S1 ),它们是去甲设置
马利由逻辑编译器进行控制。这些两个主要的
模式,并且需要使它们的位设置,描述
下面和下页。
注册
在注册模式下,输出引脚与个人相关的
OLMC是由OLMC的D型触发器的Q输出驱动。
在销的输出信号的逻辑极性可以通过选择
指定输出缓冲区驱动或者真(高电平有效)或
倒置(低有效)。输出三态控制可作为IN-
个别的乘积项为每个OLMC ,并因此可以被去
由逻辑方程罚款。该D触发器的/ Q输出被反馈
入与门阵列,同时与真实的补
反馈可以作为输入的AND阵列。
注:在注册模式下,反馈是的/ Q输出
寄存器,并且不从销;因此,一个销定义为
注册是唯一的一个输出端,并且不能用于动态
I / O ,如可以在组合引脚。
组合I / O
在组合模式下的引脚与个人相关的OLMC
由加和项门的输出驱动。的逻辑极性
在引脚输出信号可以通过指定被选择的
输出缓冲器驱动器要么真(高电平有效)或反转(低电平有效) 。
输出三态控制可作为一个单独的产品,长期
对于每个输出,并且可以单独地由编译器如
任一“开” (专用输出), “关”(专用输入) ,或“产品 -
长期驱动“ (动态I / O) 。反馈到与阵列从
输出引脚端启用缓存。两极(真实
销的反相)被反馈到与阵列。
3
特定网络阳离子
GAL22LV10
注册方式
AR
AR
D
Q
D
Q
CLK
SP
Q
CLK
SP
Q
低电平有效
S
0
= 0
S
1
= 0
S
0
= 1
S
1
= 0
高电平有效
组合模式
低电平有效
S
0
= 0
S
1
= 1
S
0
= 1
S
1
= 1
高电平有效
4
特定网络阳离子
GAL22LV10
GAL22LV10逻辑图/ JEDEC熔丝图
PLCC封装引脚
2
0
0000
0044
.
.
.
0396
4
8
12
16
20
24
28
32
36
40
异步复位
(所有的寄存器)
8
OLMC
S0
5808
S1
5809
27
0440
.
.
.
.
0880
10
OLMC
S0
5810
S1
5811
26
3
0924
.
.
.
.
.
1452
12
OLMC
S0
5812
S1
5813
25
4
1496
.
.
.
.
.
.
2112
14
OLMC
S0
5814
S1
5815
24
5
2156
.
.
.
.
.
.
.
2860
16
OLMC
S0
5816
S1
5817
23
6
2904
.
.
.
.
.
.
.
3608
16
OLMC
S0
5818
S1
5819
21
7
3652
.
.
.
.
.
.
4268
14
OLMC
S0
5820
S1
5821
20
9
4312
.
.
.
.
.
4840
12
OLMC
S0
5822
S1
5823
19
10
4884
.
.
.
.
5324
10
OLMC
S0
5824
S1
5825
18
11
5368
.
.
.
5720
8
OLMC
S0
5826
S1
5827
17
12
5764
13
5828, 5829 ...
M
S
B
L
S
B
同步预设
(所有的寄存器)
16
电子签名
... 5890, 5891
字节7字节6字节5字节4字节3字节2字节1字节0
5
相关元器件产品Datasheet PDF文档

GAL22LV10C-10LJN

EE PLD, 10ns, PAL-Type, CMOS, PQCC28, LEAD FREE, PLASTIC, LCC-28
暂无信息
1 LATTICE

GAL22LV10C-15J

IC-SM-CMOS PLD
暂无信息
37 ETC

GAL22LV10C-15LJ

Low Voltage E2CMOS PLD Generic Array Logic⑩
51 LATTICE

GAL22LV10C-15LJI

Electrically-Erasable PLD
29 ETC

GAL22LV10C-7LJ

Electrically-Erasable PLD
64 ETC
    GAL22LV10C-10LJ
    应用领域和描述

    Low Voltage E2CMOS PLD Generic Array Logic⑩
    低压E2CMOS PLD通用阵列Logic⑩

    总18页 (218K) LATTICE SEMICONDUCTOR
    LATTICE SEMICONDUCTOR
    第一页预览: