高性能ê

2

CMOS

®

在系统可编程逻辑

特点

x

高性能，E

2

CMOS 3.3 V & 5 -V CPLD系列

x

灵活的架构，用于快速逻辑设计

MACH 4 CPLD系列

x

x

x

x

x

x

x

x

•卓越的首次圆弧设计

TM

并重新连接吨功能

- SpeedLocking

TM

为保证网络连接固定的计时性能

- 中央，输入和输出开关矩阵100 ％布通率和100 ％引脚输出保持

高速

- 7.5ns吨

PD

商业和10ns的吨

PD

产业

- 111.1MHz ˚F

CNT

32到256个宏单元; 32至384寄存器

44至256引脚PLCC ， PQFP ， TQFP和BGA封装

灵活的体系结构多元化的设计风格

- D / T寄存器和锁存器

- 同步或异步模式

- 专用输入寄存器

- 可编程极性

- 复位/预置交换

为便于系统集成高级功能

- 3.3 V & 5 -V JEDEC兼容的操作

- JTAG （ IEEE 1149.1 ）标准的边界扫描测试

- 3.3 V & 5 -V JTAG在系统编程

- 符合PCI标准（ -7 / -10 / -12速度等级）

- 安全的混合供电电压系统设计

- 公共汽车友好

TM

输入和I / O

•可编程安全位

- 个别输出摆率控制

高级电子商务

2

CMOS工艺提供了高性能，高性价比的解决方案

支持ispDesignEXPERT

TM

软件快速发展的逻辑

- 支持HDL的设计方法与结果4马赫优化

- 灵活性，以适应用户需求

- 软件合作伙伴关系，以确保客户的成功

莱迪思和第三方硬件编程支持

- LatticePRO

TM

软件在PC和自动测试系统内可编程性支持

设备

- 在所有主要的编程，包括数据I / O， BP Microsystems公司， Advin编程支持，

与一般系统

出版＃

17466

Amendment/0

启：

M

发行日期：

2000年3月