MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
MACH 5 CPLD系列
第五代MACH架构
特点
x
高逻辑密度和I / O增加的逻辑整合
x
x
x
x
x
x
x
- 128至512宏单元密度
- 68至256个I / O
多种选择的密度和I / O组合,支持大多数应用的需求
- 6宏蜂窝密度选项
- 7个I / O选项
- 高达每宏蜂窝密度4个I / O选项
- 截至5密度& I / O选项,每个包
性能特点到FI T系统需求
- 5.5纳秒吨
PD
商业, 7.5纳秒吨
PD
产业
- 182 MHz的˚F
CNT
- 每块四个可编程功率/转速设置
灵活的架构,有利于逻辑设计
- 多开关矩阵的水平允许基于性能的路由
- 100 %布通率和引脚保持
- 同步和异步时钟,包括双沿时钟
- 产品 - 异步或和长期置位或复位
- 16〜 64输出使
- 多达32个乘积项功能
为便于系统集成高级功能
- 3.3 V & 5 -V JEDEC兼容的操作
- 符合IEEE 1149.1标准的边界扫描测试
- 3.3 V & 5 -V在系统通过IEEE 1149.1边界扫描测试访问端口可编程
- 符合PCI标准( -5 / -6 / -7 / -10 / -12速度等级)
- 安全的混合供电电压系统设计
- 公交友好™输入&的I / O
- 个别输出摆率控制
- 热插拔
•可编程安全位
高级电子商务
2
CMOS工艺提供了高性能,低成本高效的解决方案
支持ispDesignEXPERT ™软件快速发展的逻辑
- 支持HDL的设计方法与结果5马赫设备进行了优化
- 灵活性,以适应用户需求
- 软件合作伙伴关系,以确保客户的成功
莱迪思和第三方硬件编程支持
- LatticePRO ™的PC和自动化测试的系统内可编程性支持的软件
设备
- 在所有主要的编程,包括数据I / O, BP Microsystems公司, Advin编程支持,
与一般系统
出版#
20446
Amendment/0
启:
I
发行日期:
2000年9月
表1. 5马赫设备功能
1
特征
电源电压( V)
宏单元
最大用户I / O引脚
t
PD
(纳秒)
t
SS
(纳秒)
t
COS
(纳秒)
f
CNT
(兆赫)
典型静态功耗( mA)的
IEEE 1149.1边界扫描标准
符合PCI标准
M5-128/1
M5LV-128
5
128
120
5.5
3.0
4.5
182
35
是的
是的
3.3
128
120
5.5
3.0
4.5
182
35
是的
是的
M5-192/1
5
192
120
5.5
3.0
4.5
182
45
是的
是的
M5-256/1
M5LV-256
5
256
160
5.5
3.0
4.5
182
55
是的
是的
3.3
256
160
5.5
3.0
4.5
182
55
是的
是的
M5-320
M5LV-320
5
320
192
6.5
2
3.0
2
5.0
2
167
2
70
是的
是的
3.3
320
192
6.5
2
3.0
2
5.0
2
167
2
70
是的
是的
M5-384
M5LV-384
5
384
160
6.5
2
3.0
2
5.0
2
167
2
75
是的
是的
3.3
384
192
6.5
2
3.0
2
5.0
2
167
2
75
是的
是的
M5-512
M5LV-512
5
512
256
6.5
2
3.0
2
5.0
2
167
2
100
是的
是的
3.3
512
256
6.5
2
3.0
2
5.0
2
167
2
100
是的
是的
注意:
1. “ M5 -XXX ”是5 -V设备。 “ M5LV - XXX ”是3.3 -V设备。
2.初步speci fi阳离子新6.5ns ( TPD)的速度等级。在生产7.5ns速度等级了。
概述
在MACH
®
5系列产品包括广泛的高密度和高I / O复合的
可编程逻辑器件(CPLD ) 。该网络FTH代MACH架构产生快的速度
在高密度的CPLD ,低功耗,并支持更多的功能,如在系统
可编程性,边界扫描可测试性,以及先进的时钟选项(表1) 。马赫
5系列提供5 V( M5 - XXX)和3.3 V ( M5LV - XXX )操作。
在国家的最先进的ISO 9000对外贸易资质网络编辑制造工厂制造的é
2
CMOS工艺
技术, MACH 5器件具有引脚至引脚延时快5.5纳秒(表2) 。该
5.5 ,6.5 ,7.5 ,10,和12 - ns的设备符合的
PCI局部总线特定网络阳离子
.
2
MACH 5系列
表2 5马赫的速度等级
速度等级
1
设备
M5-128
2
M5-128/1
M5LV-128
M5-192/1
M5-256
2
M5-256/1
M5LV-256
M5-320
M5LV-320
M5-384
M5LV-384
M5-512
M5LV-512
C
C
C
C
C
3
C
3
C
3
C
3
C
C
C
-5
-6
-7
C
C,我
C,我
C,我
C
C,我
C,我
C,我
C,我
C,我
3
C,我
3
C,我
3
C,我
3
-10
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
-12
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
C,我
-15
C,我
C,我
I
C,我
C,我
C,我
I
C,我
C,我
C,我
C,我
C,我
C,我
I
I
I
I
I
I
I
I
I
-20
I
I
注意:
1. C =商业级, I =工业级
推荐2 / 1版本用于新设计
3.初步speci fi catons
莱迪思独特的分层架构, MACH 5系列提供密度高达512
宏单元,支持完整的系统的逻辑集成。丰富的布线资源确保引出线
保留以及高利用率。它非常适用于PAL
®
块设备的集成和大范围
其它应用包括高速计算,低功率应用,通信,
和嵌入式控制。在每一个宏单元密度点,莱迪思提供了多种I / O和封装
选择,以满足各种设计需求(表3) 。
表3. 5马赫封装和I / O选项
1
M5-128/1
M5LV-128
电源电压
100引脚TQFP
100引脚PQFP
144引脚TQFP
144引脚PQFP
160引脚PQFP
208引脚PQFP
240针PQFP
256球BGA
352球BGA
注意:
1.用“*”是过时的,请与工厂联系获取更多信息指示的I / O选项。
104
120
5
68
68
3.3
68, 74
68*
104
104*
120
104*
120
104*
120
160
M5-192/1
5
68
68*
M5-256/1
M5LV-256
5
68
68*
3.3
68*, 74
68
104
104*
120
160
120*
160
184*
192
120
160
184*
192*
120*
160
184*
192*
120
160
184*
192*
120*
160
184*
192*
256
120
160
184*
192*
256
M5-320
M5LV-320
5
3.3
M5-384
M5LV-384
5
3.3
M5-512
M5LV-512
5
3.3
MACH 5系列
3
先进的电源管理选项,让设计人员能够逐步降低功耗的同时
维持所需的当今复杂的设计的性能水平。 I / O安全功能
允许混合电压设计,并且都在3.3 V和5 V器件版本的系统
可编程通过IEEE 1149.1测试访问端口(TAP)接口。
功能说明
马赫5架构包含了两个层面的互连连接PAL块。该
互联
提供4间PAL块路由。 PAL块的该组的加入
块互连被称为
。互连的第二级,所述
互联
,捆绑所有段的一起。任何两个MACH之间的唯一区别的逻辑
5装置是分段的数量。因此,一旦一个设计师是熟悉的一个装置,
稳定的性能可以在整个家庭可以预期的。所有器件都具有四个时钟引脚
可用其也可以用作逻辑输入。
块:
16管委会
CLK
4
段互连
20446G-001
图1. 5马赫原理框图
马赫5 PAL块包括下列内容(图2) 。虽然每个PAL块
类似于一个独立的PAL器件,它具有优异的控制和逻辑生成功能。
x
I / O单元
x
产品长期的阵列和逻辑分配器
x
宏单元
x
注册控制发电机
x
输出使能发生器
I / O单元
每个PAL块相关联的I / O都具有路径,直接回到了那个所谓的PAL块
当地
反馈
。如果在I / O被用在另一个PAL块,所述
互连馈线
分配
块互连
行到该信号。的互连馈线充当输入开关矩阵。块和段
互连提供一种在设备中的任何两个信号之间的连接。该
块料机
转让
阻止互连线和局部反馈线的PAL块输入。
4
MACH 5系列
块互连
段:
4块
2
OE发电机
控制发电机组
32
逻辑Alocator
宏单元
I / O的
给料机
块互连
产品期限
ARRAY
32
局部反馈
16
32
输入寄存器
路径
2
互连馈线
20446G-002
图2. PAL块结构
产品长期的阵列和逻辑分配器
的乘积项阵列使用求和的产物相同的架构的PAL器件和由
32个输入(加上它们的互补)和64个乘积项排列16
集群
。集群是成加法
即用产品的功能与任一3 4乘积项。
逻辑分配器
分配集群宏单元。每个宏单元可以接受多达八个集群
三个或四个乘积项,但是一给定的簇只能被转向到一个宏蜂窝(表4) 。如果
只有三个集群中的乘积项被转向,第四,可以用作输入到异或
门为分开的逻辑产生和/或极性的控制。
广逻辑分配器
由所有16个个体逻辑分配器的和作为一个输出
通过重新分配逻辑宏单元在设计发生变更,保留引脚配置开关矩阵。逻辑
在5马赫设备分配方案允许(最多为大型方程组的实施
32乘积项) ,只有一个通过逻辑阵列通。
对于PT集群和宏单元表4.产品期限督导选项
MACROCELL
M
0
M
1
M
2
M
3
M
4
M
5
M
6
M
7
可用集群
C
0
, C
1
, C
2
, C
3
, C
4
C
0
, C
1
, C
2
, C
3
, C
4
, C
5
C
0
, C
1
, C
2
, C
3
, C
4
, C
5
, C
6
C
0
, C
1
, C
2
, C
3
, C
4
, C
5
, C
6
, C
7
C
0
, C
1
, C
2
, C
3
, C
4
, C
5
, C
6
, C
7
C
1
, C
2
, C
3
, C
4
, C
5
, C
6
, C
7
, C
8
C
2
, C
3
, C
4
, C
5
, C
6
, C
7
, C
8
, C
9
C
3
, C
4
, C
5
, C
6
, C
7
, C
8
, C
9
, C
10
MACROCELL
M
8
M
9
M
10
M
11
M
12
M
13
M
14
M
15
可用集群
C
5
, C
6
, C
7
, C
8
, C
9
, C
10
, C
11
, C
12
C
6
, C
7
, C
8
, C
9
, C
10
, C
11
, C
12
, C
13
C
7
, C
8
, C
9
, C
10
, C
11
, C
12
, C
13
, C
14
C
8
, C
9
, C
10
, C
11
, C
12
, C
13
, C
14
, C
15
C
8
, C
9
, C
10
, C
11
, C
12
, C
13
, C
14
, C
15
C
9
, C
10
, C
11
, C
12
, C
13
, C
14
, C
15
C
10
, C
11
, C
12
, C
13
, C
14
, C
15
C
11
, C
12
, C
13
, C
14
, C
15
MACH 5系列
5
相关元器件产品Datasheet PDF文档

M5LV-128/68-12VC

Fifth Generation MACH Architecture
15 LATTICE

M5LV-128/68-12VI

Fifth Generation MACH Architecture
21 LATTICE

M5LV-128/68-12YC

Fifth Generation MACH Architecture
暂无信息
1 LATTICE

M5LV-128/68-12YI

Fifth Generation MACH Architecture
4 LATTICE

M5LV-128/68-15AC

Fifth Generation MACH Architecture
暂无信息
4 LATTICE

M5LV-128/68-15AC

Fifth Generation MACH Architecture
暂无信息
2 LATTICE