MAX197BEAI-T [MAXIM]
Analog Circuit, 1 Func, PDSO28, 0.209 INCH, SSOP-28;
| 型号： | MAX197BEAI-T |
| 厂家： | 
MAXIM INTEGRATED PRODUCTS |
| 描述： | Analog Circuit, 1 Func, PDSO28, 0.209 INCH, SSOP-28 时钟 |
| 文件： | 总16页 (文件大小：259K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
19-0381; Rev 1; 6/96
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
概要 _______________________________
特長 _______________________________
◆ 12ビット分解能、1/2LSB リニアリティ
◆ +5V単一電源動作
M AX197は、僅か+5Vの単一電源で動作し、グランド以
下から電源電圧を超える範囲までのアナログ入力信号を
受け付けるマルチレンジ12ビットDAS(データ収集シス
テム)です。このシステムは、±10V、±5V、0V～+10V、
又は0V～+5Vのそれぞれの範囲に対して、ソフトウェア
で個別にプログラムできる8個のアナログ入力チャネル
を提供しています。これによって、有効ダイナミック
レンジが14ビットに拡大し、4mA～20mA、±12V、及び
±15V駆動のセンサから+5V単一電源システムへのイン
タフェースが可能になり、柔軟性が得られます。さらに、
このコンバータは±16.5Vの過電圧裕度を備えているた
め、チャネルに障害が起きても、選択されたチャネルの
変換結果に影響を与えることはありません。その他の機
能としては、帯域幅5M Hzのトラック/ホールド、100ksps
のスループット、ソフトウェアによって選択可能な内部
クロック又は外部クロック及びアクイジション、8+4パラ
レルインタフェース、4.096Vの内部リファレンス又は外
部リファレンスがあります。
◆ ソフトウェア選択による入力電圧範囲：
±10V、±5V、0V～10V、0V～5V
◆ 耐障害入力マルチプレクサ(±16.5V)
◆ アナログ入力チャネル：8個
◆ 変換時間：6µs、サンプリングレート：100ksps
◆ 内部収集制御又は外部収集制御
◆ 4.096Vの内部リファレンス又は外部リファレンス
◆ 2つのパワーダウンモード
◆ 内部クロック又は外部クロック
型番 _______________________________
PART
TEMP. RANGE
0°C to +70°C
0°C to +70°C
0°C to +70°C
0°C to +70°C
0°C to +70°C
0°C to +70°C
0°C to +70°C
PIN-PACKAGE
28 Narrow Plastic DIP
28 Narrow Plastic DIP
28 Wide SO
MAX197ACNI
MAX197BCNI
MAX197ACWI
MAX197BCWI
MAX197ACAI
MAX197BCAI
MAX197BC/D
変換処理を行っていない時には、低電流シャットダウン
機能が働くように、ハードウェアピンSHDN及び2つの
プログラマブルパワーダウンモード(STBYPD、FULLPD)
が提供されています。STBYPDモードでは、リファレンス
バッファがアクティブ状態を維持しているため、スタート
アップ遅延はありません。
28 Wide SO
28 SSOP
28 SSOP
Dice*
Ordering Information continued at end of data sheet.
*Dice are specified at TA = +25°C, DC parameters only.
M AX197は、標準的なマイクロプロセッサ(µP)インタ
フェースを採用しています。スリーステートデータI/O
ポートは8ビットデータバスで動作するよう構成されて
おり、データアクセス及びバスリリースタイミング仕様
は、殆どのµPとコンパチブルです。ロジック入力及び
ロジック出力は、全てTTL/CM OSコンパチブルです。
ピン配置____________________________
TOP VIEW
CLK
CS
28 DGND
1
2
V
27
26
25
24
23
DD
REF
WR
RD
3
M AX197は、28ピンDIP、ワイドSOP、SSOP、及びセラ
ミックSBパッケージで提供されています。
REFADJ
INT
4
HBEN
SHDN
D7
5
異なる範囲の組合わせ(±4V、±2V、0V～4V、0V～2V)
については、M AX199のデータシートをご覧下さい。ま
た、12ビットバスインタフェースに関しては、MAX196
及びMAX198のデータシートをご覧下さい。
MAX197
CH7
6
7
22 CH6
21 CH5
D6
8
D5
CH4
CH3
CH2
CH1
CH0
AGND
9
20
19
18
17
16
15
アプリケーション_____________________
D4
10
工業制御システム
D3/D11 11
D2/D10 12
ロボット
データ収集システム
自動テストシステム
医療機器
13
14
D1/D9
D0/D8
DIP/SO/SSOP/Ceramic SB
テレコミュニケーション
機能図はデータシートの終わりにあります。
________________________________________________________________ Maxim Integrated Products
1
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
ABSOLUTE MAXIMUM RATINGS
V
DD
to AGND............................................................-0.3V to +7V
Operating Temperature Ranges
AGND to DGND.....................................................-0.3V to +0.3V
REF to AGND..............................................-0.3V to (V + 0.3V)
MAX197_C_ _ .......................................................0°C to +70°C
MAX197_E_ _.....................................................-40°C to +85°C
MAX197_M_ _..................................................-55°C to +125°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
DD
REFADJ to AGND.......................................-0.3V to (V + 0.3V)
DD
Digital Inputs to DGND...............................-0.3V to (V + 0.3V)
DD
Digital Outputs to DGND............................-0.3V to (V + 0.3V)
DD
CH0–CH7 to AGND ..........................................................±16.5V
AM1X97
Continuous Power Dissipation (T = +70°C)
A
Narrow Plastic DIP (derate 14.29mW/°C above +70°C)....1143mW
Wide SO (derate 12.50mW/°C above +70°C)..............1000mW
SSOP (derate 9.52mW/°C above +70°C) ......................762mW
Narrow Ceramic SB (derate 20.00mW/°C above +70°C)..1600mW
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS
(V
= 5V ±5% ;unipolar/bipolarrange;externalreference m ode, V
= 4.096V;4.7µF atREF pin;externalclock, f
= 2.0M Hz
REF
CLK
DD
with 50% dutycycle;T = T
to T
, unlessotherwise noted.)
A
M IN
M AX
PARAMETER
ACCURACY (Note 1)
Resolution
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
12
Bits
LSB
LSB
MAX197A
MAX197B
±1/2
Integral Nonlinearity
INL
±1
±1
Differential Nonlinearity
DNL
MAX197A
±3
Unipolar
Bipolar
MAX197B
MAX197A
MAX197B
±5
Offset Error
LSB
LSB
±5
±10
Unipolar
Bipolar
±0.1
±0.5
Channel-to-Channel Offset
Error Matching
MAX197A
MAX197B
MAX197A
MAX197B
±7
±10
±7
Unipolar
Bipolar
Gain Error
(Note 2)
LSB
±10
Unipolar
Bipolar
3
5
Gain Temperature Coefficient
(Note 2)
ppm/°C
dB
DYNAMIC SPECIFICATIONS (10kHz sine-wave input, ±10Vp-p, f
= 100ksps)
SAMPLE
MAX197A
MAX197B
70
69
Signal-to-Noise + Distortion Ratio
SINAD
Total Harmonic Distortion
Spurious-Free Dynamic Range
Channel-to-Channel Crosstalk
Aperture Delay
THD
Up to the 5th harmonic
-85
-78
dB
dB
dB
ns
SFDR
80
50kHz, V = ±5V (Note 3)
IN
-86
15
External CLK mode/external acquisition control
External CLK mode/external acquisition
control
<50
10
ps
ns
Aperture Jitter
Internal CLK mode/internal acquisition
control (Note 4)
2
_______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
ELECTRICAL CHARACTERISTICS (continued)
(V
= 5V ±5% ;unipolar/bipolarrange;externalreference m ode, V
= 4.096V;4.7µF atREF pin;externalclock, f
= 2.0M Hz
REF
CLK
DD
with 50% dutycycle;T = T
to T
, unlessotherwise noted.)
A
M IN
M AX
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
ANALOG INPUT
Track/Hold Acquisition Time
f
= 2.0MHz
3
µs
CLK
±10V range
5
±5V range
2.5
2.5
1.25
Small-Signal Bandwidth
-3dB rolloff
MHz
0V to 10V range
0V to 5V range
0
0
10
5
Unipolar
Bipolar
Unipolar
Bipolar
Input Voltage Range
(See Table 1)
V
-10
-5
10
5
0V to 10V range
0V to 5V range
-10V to 10V range
-5V to 5V range
720
360
720
360
Input Current
µA
-1200
-600
Unipolar
Bipolar
(Note 5)
21
16
Input Dynamic Resistance
kΩ
Input Capacitance
40
pF
INTERNAL REFERENCE
REF Output Voltage
V
T
= +25°C
4.076
4.096
40
4.116
V
ppm/°C
mA
mV
µF
REF
A
REF Output Tempco
TC V
REF
Output Short-Circuit Current
Load Regulation
30
0mA to 0.5mA output current (Note 6)
With recommended circuit (Figure 1)
7.5
Capacitive Bypass at REF
REFADJ Output Voltage
REFADJ Adjustment Range
Buffer Voltage Gain
4.7
2.465
2.500
±1.5
2.535
V
%
1.6384
V/V
REFERENCE INPUT (Buffer disabled, reference input applied to REF pin)
Input Voltage Range
2.4
4.18
400
V
Normal or STANDBY
power-down mode
FULL power-down
mode
Input Current
V
REF
= 4.18V
µA
1
Normal or STANDBY power-down mode
FULL power-down mode
10
5
kΩ
Input Resistance
MΩ
REFADJ Threshold for
Buffer Disable
V
DD
- 50mV
V
_______________________________________________________________________________________
3
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
ELECTRICAL CHARACTERISTICS (continued)
(V
= 5V ±5% ;unipolar/bipolarrange;externalreference m ode, V
= 4.096V;4.7µF atREF pin;externalclock, f
= 2.0M Hz
REF
CLK
DD
with 50% dutycycle;T = T
to T
, unlessotherwise noted.)
A
M IN
M AX
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
POWER REQUIREMENTS
Supply Voltage
V
DD
4.75
5.25
V
AM1X97
Normal mode, bipolar ranges
Normal mode, unipolar ranges
Standby power-down (STBYPD)
Full power-down mode (FULLPD) (Note 7)
External reference = 4.096V
Internal reference
18
10
mA
6
Supply Current
I
DD
700
850
120
1
µA
± /
2
Power-Supply Rejection Ratio
(Note 8)
PSRR
LSB
1
± /
2
TIMING
Internal Clock Frequency
f
C
= 100pF
CLK
1.25
0.1
3.0
3.0
3.0
1.56
2.00
2.0
MHz
MHz
CLK
External Clock Frequency Range
f
CLK
External CLK
Internal CLK
t
Internal acquisition
ACQI
ACQE
CONV
5.0
Acquisition Time
µs
External acquisition (Note 9)
After FULLPD or STBYPD
External CLK
t
5
6.0
6.0
Conversion Time
Throughput Rate
t
µs
ksps
µs
Internal CLK, C
External CLK
= 100pF
7.7
10.0
100
CLK
Internal CLK, C
= 100pF
62
CLK
Bandgap Reference
Start-Up Time
Power-up (Note 10)
200
C
C
= 4.7µF
= 33µF
8
REF
REF
To 0.1mV REF bypass
capacitor fully discharged
Reference Buffer Settling
ms
60
DIGITAL INPUTS (D7–D0, CLK, RD, WR, CS, HBEN, SHDN) (Note 11)
Input High Voltage
Input Low Voltage
Input Leakage Current
Input Capacitance
V
2.4
V
V
INH
V
INL
0.8
±10
15
I
V
= 0V or V
DD
µA
pF
IN
IN
C
(Note 5)
IN
DIGITAL OUTPUTS (D7–D4, D3/D11, D2/D10, D1/D9, D0/D8, INT)
Output Low Voltage
V
V
= 4.75V, I
= 4.75V, I
= 1.6mA
0.4
15
V
V
OL
DD
SINK
Output High Voltage
V
OH
V
DD
= 1mA
V
DD
- 1
SOURCE
Three-State Output Capacitance
C
(Note 5)
pF
OUT
4
_______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
TIMING CHARACTERISTICS
(V
= 5V ±5% ;unipolar/bipolarrange;externalreference m ode, V
= 4.096V;4.7µF atREF pin;externalclock, f
= 2.0M Hz
REF
CLK
DD
with 50% dutycycle;T = T
to T
, unlessotherwise noted.)
A
M IN
M AX
PARAMETER
CS Pulse Width
SYMBOL
CONDITIONS
MIN
80
80
0
TYP
MAX
UNITS
t
CS
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
WR Pulse Width
WR
t
CS to WR Setup Time
CS to WR Hold Time
CS to RD Setup Time
CS to RD Hold Time
CLK to WR Setup Time
CLK to WR Hold Time
Data Valid to WR Setup
Data Valid to WR Hold
CSWS
t
0
CSWH
t
0
CSRS
t
0
CSRH
t
100
CWS
t
50
CWH
t
DS
60
0
t
DH
RD Low to Output Data Valid
t
Figure 2, C = 100pF (Note 12)
120
120
DO
L
HBEN High or HBEN Low to
Output Valid
t
Figure 2, C = 100pF (Note 12)
L
ns
DO1
RD High to Output Disable
RD Low to INT High Delay
t
(Note 13)
70
ns
ns
TR
t
120
INT1
Note 1: Accuracy specifications tested at V = 5.0V. Performance at power-supply tolerance limits guaranteed by Power-Supply
DD
Rejection test. Tested for the ±10V input range.
Note 2: External reference: V
= 4.096V, offset error nulled, ideal last code transition = FS - 3/2LSB.
REF
Note 3: Ground "on" channel; sine wave applied to all "off" channels.
Note 4: Maximum full-power input frequency for 1LSB error with 10ns jitter = 3kHz.
Note 5: Guaranteed by design. Not tested.
Note 6: Use static loads only.
Note 7: Tested using internal reference.
Note 8: PSRR measured at full-scale.
Note 9: External acquisition timing: starts at data valid at ACQMOD = low control byte; ends at rising edge of WR with ACQMOD
= high control byte.
Note 10: Not subject to production testing. Provided for design guidance only.
Note 11: All input control signals specified with t = t = 5ns from a voltage level of 0.8V to 2.4V.
R
F
Note 12: t
and t
are measured with the load circuits of Figure 2 and defined as the time required for an output to cross 0.8V
DO
DO1
or 2.4V.
Note 13: t is defined as the time required for the data lines to change by 0.5V.
TR
_______________________________________________________________________________________
5
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
標準動作特性 _______________________________________________________________
(T = +25°C, unless otherwise noted.)
A
INTEGRAL NONLINEARITY
EFFECTIVE NUMBER OF BITS
vs. INPUT FREQUENCY
vs. DIGITAL CODE
FFT PLOT
0.250
0
-20
12.0
11.5
11.0
10.5
F
= 100kHz
SAMPLE
f
= 10kHz
= 100kHz
tone
0.200
0.150
0.100
0.050
0.000
-0.050
-0.100
-0.150
AM1X97
f
sample
-40
-60
-80
-100
-120
10.0
0
1000
2000
3000
4000
0
25
FREQUENCY (kHz)
50
1
10
INPUT FREQUENCY (kHz)
100
DIGITAL CODE
POWER-SUPPLY REJECTION RATIO
vs. TEMPERATURE
REFERENCE OUTPUT VOLTAGE (V
vs. TEMPERATURE
4.100
)
REF
0.4
V
DD
= 5V 0.25V
120Hz
0.2
0
4.095
4.090
100Hz
-0.2
-0.4
A
= 1.6384
V
+2.5V
4.085
4.080
REF
INTERNAL
REFERENCE
REFADJ
-0.6
-70 -50
110
130
-30 -10 10 30 50 70 90
TEMPERATURE (°C)
-55 -35
5
25 45 65
-15
85 105 125
TEMPERATURE (°C)
CHANNEL-TO-CHANNEL
GAIN-ERROR MATCHING vs. TEMPERATURE
CHANNEL-TO-CHANNEL
OFFSET-ERROR MATCHING vs. TEMPERATURE
0.33
0.20
0.32
0.31
0.30
0.18
0.16
0.14
0.12
0.10
0.29
0.28
0.27
130
-70 -50 -30 -10 10 30 50 70 90 110
130
-70 -50 -30 -10 10 30 50 70 90 110
TEMPERATURE (°C)
TEMPERATURE (°C)
6
_______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
端子説明 ___________________________________________________________________
端子
名称
CLK
CS
機ꢀ能
クロック入力。外部クロックモードでは、TTL/CM OSコンパチブルなクロックでCLKを駆動して下さい。
内部クロックモードでは、内部クロック周波数を設定するために、このピンからグランドにコンデンサを
接続して下さい。CCLK =100pFの時、fCLK =1.56M Hz(typ)。
1
2
3
チップセレクト、アクティブロー。
内部収集モードでは、CSがローの時、WRの立上がりエッジで構成データがラッチされ、収集及び変換サイク
ルがスタートします。外部収集モードでは、CSがローの時、WRの最初の立上がりエッジで収集が開始され、
2番目の立上がりエッジで収集が完了し、変換サイクルがスタートします。
WR
4
5
RD
CSがローの時、RDの立下がりエッジでデータバスの読取り動作がイネーブルされます。
12ビット変換結果の多重化に使用します。ハイの時は4個のM SBがデータバスに多重化され、ローの時は8個
のLSBがバス上で使用可能になります。
HBEN
6
7–10
11
SHDN
D7–D4
D3/D11
D2/D10
D1/D9
D0/D8
AGND
シャットダウン。ローの時デバイスは完全パワーダウン(FULLPD)モードに入ります。
スリーステートディジタルI/O。
スリーステートディジタルI/O。D3出力(HBEN = ロー)、D11出力(HBEN = ハイ)。
スリーステートディジタルI/O。D2出力(HBEN = ロー)、D10出力(HBEN = ハイ)。
スリーステートディジタルI/O。D1出力(HBEN = ロー)、D9出力(HBEN = ハイ)。
スリーステートディジタルI/O。D0出力(HBEN = ロー)、D8出力(HBEN = ハイ)。D0 = LSB。
アナロググランド。
12
13
14
15
16–23 CH0–CH7
アナログ入力チャネル。
24
INT
変換が完了し、出力データが使用可能になると、INTがローになります。
バンドギャップ電圧リファレンス出力/外部調整ピン。0.01µFコンデンサでAGNDにバイパスします。
REFピンで外部リファレンスを使用する時は、VDDに接続して下さい。
25
REFADJ
リファレンスバッファ出力/ADCリファレンス入力。内部リファレンスモードでは、リファレンスバッファは
REFADJで外部調整できる公称4.096V出力を供給します。外部リファレンスモードでは、REFADJをVDDに接続
し内部バッファをディセーブルして下さい。
26
REF
27
28
V
+5V電源。0.1µFコンデンサでAGNDへバイパスします。
DD
DGND
ディジタルグランド。
+5V
+5V
3k
MAX197
D
OUT
510k
100k
24k
REFADJ
D
OUT
C
LOAD
3k
C
LOAD
0.01µF
a. High-Z to V and V to V
b. High-Z to V and V to V
OL
OH
OL
OH
OL
OH
図1. リファレンス調整回路
図2. イネーブル時間の負荷回路
_______________________________________________________________________________________
7
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
モードを使用した場合、100kspsのスループットを達成
詳細 _______________________________
することができます。アンダーサンプリング技法を用い
コンバータの動作
ることで、高速トランジェント現象をディジタル化し、
ADCのサンプリングレートを超えた帯域幅の周期信号を
測定することもできます。ただし、高周波信号による
エイリアスひずみを防止するためには、アンチエイリアス
フィルタを用いることが推奨されます(M AX274/M AX
275連続フィルタ)。
M AX197はマルチレンジの耐障害ADCで、逐次近似及び
内部入力トラック/ホールド(T/H)回路を用いることで、
アナログ信号を12ビットディジタル出力に変換します。
M AX197のパラレル出力フォーマットは、マイクロプロ
セッサ(µ P)とのインタフェースを容易にします。
MAX197の最も簡単な構成を図3に示します。
AM1X97
入力電圧範囲及び保護
アナログ入力トラック/ホールド
等価入力回路を図4に示します。V
= 4.096Vの場合、
REF
制御バイトにおける適切な制御ビット(D3、D4)を設定
することによって、M A X 197の入力電圧範囲を
±10V、±5V、0V～10V、又は0V～5Vにプログラムす
ることができます(表2及び表3参照)。フルスケール入力
の電圧はREFの電圧に依存します(表1)。REFADJに外部
内部収集制御モード(制御ビットD5を0に設定)では、WR
の立上がりエッジでT/Hはトラッキングモードに入り、
内部時間制御(6クロックサイクル)の収集期間が終了す
ると、ホールドモードに入ります。最大変換速度で変
換精度を維持するためには、セトリング時間が1.5µs以
下のローインピーダンス入力ソースが必要です。
リファレンスを印加した時のREF電圧は、V
=1.6384x
REF
V
(2.4V < V
< 4.18V)の式から得られます。
REF
REFADJ
外部収集制御モード(D5 = 1)では、T/HはWRの最初の立
上がりエッジでトラッキングモードに入り、D5 = 0で
WRの2番目の立上がりエッジを検出すると、ホールド
モードに入ります。詳細については、「外部収集」を参
照して下さい。
表1. フルスケール及びゼロスケール
RANGE (V) ZERO SCALE (V) -FULL SCALE +FULL SCALE
0 to 5
0 to 10
±5
0
—
V
x 1.2207
x 2.4414
x 1.2207
x 2.4414
REF
入力帯域幅
0
—
V
REF
ADCの入力トラッキング回路は、5M Hzの小信号帯域幅
を持っています。2MHzの外部クロック周波数で内部収集
—
—
-V
x 1.2207
x 2.4414
V
REF
REF
±10
-V
REF
V
REF
1
28
CLK
DGND
BIPOLAR
VOLTAGE
100pF
REFERENCE
S1
+5V
27
26
25
MAX197
V
DD
+4.096V
2
3
CS
REF
UNIPOLAR
OFF
0.1µF
WR
REFADJ
µP
CONTROL
INPUTS
4.7µF
4
5.12k
RD
24
23
22
21
20
19
18
17
16
INT
CH7
CH6
CH5
5
OUTPUT STATUS
HBEN
SHDN
D7
12.5k
6
CH_
C
HOLD
7
S2
T/H
OUT
8
D6
ON
CH4
9
ANALOG
INPUTS
D5
8.67k
10
11
12
13
14
CH3
CH2
CH1
D4
S3
TRACK
S4
HOLD
D3/D11
D2/D10
HOLD
TRACK
CH0
D1/D9
D0/D8
15
AGND
S1 = BIPOLAR/UNIPOLAR SWITCH
S2 = INPUT MUX SWITCH
S3, S4 = T/H SWITCH
µP DATA BUS
図4. 等価入力回路
図3. 構成図
8
_______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
入力フォーマット
入力チャネルは、±16.5Vまで過電圧保護されています。
この保護機能は、デバイスのパワーダウンモード時も
アクティブです。
書込みサイクルでは、制御バイトはデバイスのピンD7-
D0にラッチされます。制御バイトのフォーマットを表2
に示します。
入力抵抗ネットワークは、V = 0Vの時でもデバイスを
DD
十分保護できるような電流制限を行っています。
出力データフォーマット
出力データのフォーマットは、ユニポーラモードでは
2進形式、バイポーラモードでは2の補数の2進形式です。
出力データを読取っている間はCS及びRDをローにする
必要があります。HBENがローの場合、低位8ビットが
読取られます。HBENがハイの場合、上位4つのM SBが
使用可能となり、出力データビットD4～D7はロー(ユニ
ポーラモードの場合)又はM SB値(バイポーラモードの場
合)のいずれかに設定されます(表6)。
ディジタルインタフェース
入力データ(制御バイト)及び出力データは、スリー
ステートのパラレルインタフェースで多重化されます。
このパラレルI/OはµPで容易にインタフェースできる
よう設計されています。CS、WR、及びRDは、読書き
動作を制御します。CSは標準チップセレクト信号で、
µPがM AX197をI/Oポートとしてアドレシングできるよ
うにしています。ハイになると、WR及びRDの入力が
ディセーブルされ、インタフェースがハイＺの状態に
なります。
表2. 制御バイトのフォーマット
D7 (MSB)
D6
D5
D4
D3
D2
D1
D0 (LSB)
PD1
PD0
ACQMOD
RNG
BIP
A2
A1
A0
ビット
名ꢀ称
PD1, PD0
ACQMOD
RNG
説ꢀ明
7, 6
これら2つのビットは、クロックモード及びパワーダウンモードを選択します(表4)。
0 = 内部制御収集(6クロックサイクル)、1 = 外部制御収集。
入力でのフルスケール電圧を選択(表3)。
5
4
3
BIP
ユニポーラ又はバイポーラ変換モードを選択(表3)。
2, 1, 0
A2, A1, A0
入力マルチプレクサがONチャネルを選択するためのアドレスビット(表5)。
表3. 電圧範囲及び極性選択
表4. クロック及びパワーダウン選択
PD1 PD0
デバイスのモード
通常動作／外部クロックモード
通常動作／内部クロックモード
BIP
RNG
INPUT RANGE (V)
0
0
0
1
0
0
1
0
1
0 to 5
0 to 10
±5
0
スタンバイパワーダウン(STBYPD)。クロックモード
への影響はありません。
1
1
0
1
1
1
±10
フルパワーダウン(FULLPD)。クロックモードへの
影響はありません。
表5. チャネル選択
A2
0
A1
0
A0
0
CH0
CH1
CH2
CH3
CH4
CH5
CH6
CH7
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
_______________________________________________________________________________________
9
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
内部収集
表6. データバス出力
内部収集は、ACQM ODビットをクリアし(ACQM OD = 0)、
PIN
D0
D1
D2
D3
D4
D5
D6
D7
HBEN = LOW
HBEN = HIGH
制御バイトを書込むことによって選択できます。内部
収集を選択すると、書込みパルスによって、内部的に
時間制御された収集期間が開始されます。この6クロック
B0 (LSB)
B1
B8
B9
B2
B10
サイクルの収集期間が終了した時点(f
= 2M Hz時は
CLK
B3
B11 (MSB)
AM1X97
3µs)で、変換処理が開始されます。
B4
B11 (BIP = 1) / 0 (BIP = 0)
B11 (BIP = 1) / 0 (BIP = 0)
B11 (BIP = 1) / 0 (BIP = 0)
B11 (BIP = 1) / 0 (BIP = 0)
B5
外部収集
B6
サンプリングアパーチャの制御及び収集時間、又は
変換時間の独立制御を正確に行うためには、外部収集
タイミングモードを使用します。この場合、収集及び
変換開始はユーザが2つの書込みパルスによって制御し
ます。最初のパルスACQM OD = 1は、不定長の収集期間
を開始します。2番目のパルスACQM OD = 0は、収集を
終了させ、WRの立上がりエッジで変換を開始します(図6)。
ただし、ACQM OD = 1が2番目の制御バイトに存在する
場合は、不定長の収集期間が再開されます。
B7
変換の開始方法
マルチプレクサチャネルを選択し、MAX197をユニポーラ
又はバイポーラの入力範囲を設定する書込み動作で、
変換は開始します。書込みパルス(WR+CS)によって収集
期間又は収集・変換処理が開始されます。サンプリング
期間は収集期間の終わりに発生します。入力制御バイト
のACQM ODビットでは、信号収集のオプションとして
内部又は外部を選択することができます。ただし、内部
クロック、外部クロック、又は収集モードのいずれの
場合も、変換時間は12クロックサイクルです。
入力マルチプレクサ用アドレスビットは、1番目と2番目
の書込みパルスが同値であることが必要です。パワーダ
ウンモードビット(PD0、PD1)は、2番目の書込みパルス
で別の値を使用することもできます(パワーダウンモード
参照)。
変換サイクル中に新しい制御バイトを書込むと、変換
が中止され、新しい収集期間が開始されます。
tCSRH
tCS
tCSRS
CS
tACQI
tCONV
tCSWS
tCSWH
tDH
tWR
WR
tDS
CONTROL
BYTE
D7–D0
ACQMOD ="0"
tINT1
INT
RD
HBEN
tTR
tD0
tD01
HGH-Z
HGH-Z
HIGH / LOW
BYTE VALID
HIGH / LOW
BYTE VALID
DOUT
図5. 内部収集モードを用いた場合の変換タイミング
10 ______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
tCSRS
tCSRH
tCS
CS
tCSWS
tACQI
tCSHW
tCONV
tWR
WR
tDH
tDS
CONTROL
CONTROL
BYTE
ACQMOD = "0"
D7–D0
INT
BYTE
ACQMOD = "1"
tINT1
RD
HBEN
tD01
tD0
tTR
HIGH / LOW
BYTE VALID
HIGH / LOW
BYTE VALID
DOUT
図6. 外部収集モードを用いた場合の変換タイミング
変換結果の読取り方法
100pFコンデンサによって、公称周波数は1.56M Hzに設
定されます。内部クロック周期と外部コンデンサ値の
リニア関係を図7に示します。
変換が終了し、有効な結果が得られると、それをµPに
知らせるために、標準割込み信号のINTが用意されてい
ます。変換処理が完了し、出力データの準備が整うと、
INTはローになります(図5及び図6)。この信号は、読取
りサイクルの開始又は新しい制御バイトの書込みに
よってハイに戻ります。
クロックモード
M AX197は、内部クロック又は外部クロックで動作しま
す。内部クロックモード又は外部クロックモードの選
択は、制御ビット(D6、D7)で行います。一旦クロック
モードが選択されると、これらのビットがパワーダウ
ンするようにプログラム変更されても、クロックモード
への影響はありません。それぞれのモードにおいて内
部収集又は外部収集を用いることができます。パワー
アップ時は外部クロックモードが選択されます。
2000
1500
1000
500
0
内部クロックモード
0
50 100 150 200 250 300 350
CLOCK PIN CAPACITANCE (pF)
SARの変換クロックを駆動する負担からµPを解放した
い場合には、内部クロックモードを選択します。この
モードの選択は、D7 = 0及びD6 = 1で制御バイトを書込
むことによって行います。CLKピンとグランド間の
図7. 内部クロック周期とクロックピン容量の関係
______________________________________________________________________________________ 11
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
外部クロックモード
正常な動作を保証するためには、45%～55%のデュー
ティサイクルで100kHz～2.0M Hzの外部クロックが必
要です。100kHz以下のクロック周波数で操作すると、
ホールドコンデンサに電圧ドロップが発生し、性能が
低下します。
外部クロックモードは、D7 = 0及びD6 = 0で制御バイト
を書込むことによって選択します。外部クロックを使
用した場合の、内部及び外部収集モードにおける
CLKとWRのタイミングの関係を、図8に示します。
AM1X97
ACQUISITION STARTS
CONVERSION STARTS
ACQUISITION ENDS
CLK
tCWS
WR
WR GOES HIGH WHEN CLK IS HIGH
ACQMOD = "0"
ACQUISITION ENDS
tCWH
ACQUISITION STARTS
CONVERSION STARTS
CLK
WR
ACQMOD = "0"
WR GOES HIGH WHEN CLK IS LOW
図8a. 外部クロック及びWRのタイミング(内部収集モード)
ACQUISITION STARTS
ACQUISITION ENDS
CONVERSION STARTS
CLK
tCWS
tDH
WR
ACQMOD = "0"
ACQMOD = "1"
WR GOES HIGH WHEN CLK IS HIGH
ACQUISITION ENDS
ACQUISITION STARTS
CONVERSION STARTS
CLK
WR
tCWH
tDH
ACQMOD = "1"
WR GOES HIGH WHEN CLK IS LOW
ACQMOD = "0"
図8b. 外部クロック及びWRのタイミング(外部収集モード)
12 ______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
外部リファレンス
アプリケーション情報 _________________
REF及びREFADJでは、DC電流に対する入力インピー
パワーオンリセット
ダンスは最低10kΩです。変換中は、REFの外部リファ
レンスは400µAのDC負荷電流を供給できなければなら
ず、出力インピーダンスは10Ω以下でなければなりませ
ん。リファレンスの入力インピーダンスがこれよりも高
い場合、又はノイズが多い場合には、4.7µFコンデンサ
でREFピンから最短でAGNDへバイパスします。
パワーアップ時には、内部電源回路がINTをハイに設定
し、デバイスを通常動作/外部クロックモードにします。
この状態に設定されるのは、外部クロックモードでこの
素子を使用している場合に、内部クロックが外部クロック
ドライバをロードしないようにするためです。
外部リファレンス電圧が、REFピンで4.096V以下又は
REFADJピンで2.5V以下になった場合、LSB値に対する
RM Sノイズ比(FS/4096)が増大し、性能が低下します(有
効ビットのロス)。
内部リファレンス又は外部リファレンス
M AX197は、内部リファレンス又は外部リファレンスの
いずれでも動作します。外部リファレンスは、REFピン
又はREFADJピンのいずれかに接続できます(図9)。
REF入力を直接使用する場合は、REFADJをV に接続す
DD
ることで、内部バッファをディセーブルします。
REFADJ入力を使用することで、外部でリファレンスを
バッファリングする必要がなくなります。REFADJに
リファレンスを印加する時は、0.01µFコンデンサで
REFADJをAGNDにバイパスして下さい。
REF 26
4.096V
MAX197
4.7µF
C
REF
2.5Vリファレンスから4.096VをREFピンで供給するため
に、REFADJの内部バッファ利得は1.6384にトリミング
されます。
V
A
V
= 1.638
DD
REFADJ 25
内部リファレンス
10k
内部トリミングされた2.50VリファレンスはREFADJバッ
ファを介して利得調整され、REFで4.096Vを供給します。
この時、REFピンは4.7µFコンデンサでAGNDへバイパス
し、REFADJピンは0.01µFコンデンサでAGNDへバイパス
します。図1のリファレンス調整回路によって、内部
リファレンス電圧は±1.5%(±65 LSB)に調整することが
できます。
2.5V
図9b. REFでの外部リファレンス
REF 26
REF 26
MAX197
4.7µF
REF
4.7µF
REF
MAX197
C
C
A
= 1.638
A = 1.638
V
V
REFADJ 25
REFADJ 25
2.5V
0.01µF
0.01µF
10k
10k
2.5V
2.5V
図9a. 内部リファレンス
図9c. REFADJでの外部リファレンス
______________________________________________________________________________________ 13
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
パワーダウンモード
い"DC"状態です。従って、このモードでは、スタート
アップ遅延に関係なくいかなるサンプリングレートも
使用することができます。一方、FULLPDモードでは、
バンドギャップリファレンスのみがアクティブ状態と
なっています。無変換時のリファレンス電圧を維持し、
バッファのイネーブル/ディセーブル時のトランジェント
を低減するためには、REFとAGNDの間に33µFコンデンサ
を接続して下さい。この場合、変換前にリファレンスを
回復するために余分の収集時間を割り当てずに、1kspsま
でのスループットを達成することができます。従って、
パワーダウンの終了後、直ちに変換処理を開始すること
ができます。FULLPD中のREFコンデンサからの放電が精
度の限界を超える(LSBの端数以下の)場合は、変換開始前
にSTBYPDパワーダウンサイクルを実行して下さい。この
時、リファレンスバッファは80mV/msのスルーレートで
バイパスコンデンサを再充電するため、セトリング時間
として50µsを追加します。33µFの推奨コンデンサ値を使
用した場合、10kspsのスループットでの消費電流は
470µA(typ)です。
電力を節約するために、変換を行っていない間はコン
バータを低消費電流のシャットダウンモードにするこ
とができます。MAX197にはハードウェアシャットダウン
に加え、プログラマブルな2つのパワーダウンモードが
あります。入力制御バイトのPD0とPD1をプログラミング
することによって、STBYPD又はFULLPDを選択します。
ソフトウェアのパワーダウンは、変換終了後に有効と
なります。いずれのパワーダウンモードの場合も、インタ
フェースはアクティブ状態に維持されているため、変
換結果を読取ることは可能です。また、入力過電圧保
護機能も、全てのパワーダウンモードで有効です。な
お、書込み動作時におけるWRの最初の立下がりエッジ
で、デバイスは通常動作に戻ります。
AM1X97
ハードウェア制御されたパワーダウン(FULLPD)を選択
する時は、SHDNピンをローにします。ハードウェア
シャットダウンは直ちに有効となり、変換処理は中止
されます。
パワーダウンモードの選択
オートシャットダウン
STBYPDモード中は、バンドギャップリファレンス及び
リファレンスバッファがアクティブ状態を維持するた
め、REFピンの4.7µFコンデンサの電圧はそのまま維持
されます。これは、パワーダウン後劣化することのな
変換毎にSTBYPDを選択することでM AX197は変換後に
自動的にシャットダウンするため、次回の変換を行う
際、スタートアップ時間を必要としません。
OUTPUT CODE
2
FS
OUTPUT CODE
1 LSB =
FS
4096
4096
1 LSB =
FULL-SCALE
TRANSITION
011... 111
011... 110
11... 111
11... 110
11... 101
000... 001
000... 000
111... 111
00... 011
00... 010
00... 001
00... 000
100... 010
100... 001
100... 000
FS
0
1
2
3
-FS
0V
+FS - 1 LSB
3
FS - / LSB
INPUT VOLTAGE (LSB)
2
INPUT VOLTAGE (LSB)
図10. ユニポーラ伝達関数
図11. バイポーラ伝達関数
14 ______________________________________________________________________________________
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
AM1X97
伝達関数
型番（続き）__________________________
M AX197の出力データのコーディングは、1LSB = (FS/
4096)のユニポーラモードでは2進形式、1LSB = ((2 x
｜FS｜)/4096)のバイポーラモードでは2の補数の2進形式
です。コード変化は、LSBの逐次整数値間の中間で発生
します。ユニポーラ動作時及びバイポーラ動作時の入出
力(I/O)伝達関数を、それぞれ図10及び図11に示します。
フルスケール(FS)値については、表1を参照して下さい。
PART
TEMP. RANGE
-40°C to +85°C
-40°C to +85°C
-40°C to +85°C
-40°C to +85°C
-40°C to +85°C
-40°C to +85°C
PIN-PACKAGE
28 Narrow Plastic DIP
28 Narrow Plastic DIP
28 Wide SO
MAX197AENI
MAX197BENI
MAX197AEWI
MAX197BEWI
MAX197AEAI
MAX197BEAI
MAX197AMYI
MAX197BMYI
28 Wide SO
28 SSOP
28 SSOP
-55°C to +125°C 28 Narrow Ceramic SB**
-55°C to +125°C 28 Narrow Ceramic SB**
レイアウト、接地、及びバイパス
** Contact factory for availability and processing to MIL-STD-883.
プリント基板の注意深いレイアウトは、最高のシステム
性能を得る上で重要です。最高の性能を得るためには
グランドプレーンを使用します。クロストークやノイズ
インジェクションを低減するためには、アナログ信号と
ディジタル信号を分離することが必要です。干渉を最低
限に抑えるために、ディジタルグランドラインをディジ
タル信号ライン間に配線することができます。アナログ
グランドとDGNDをスター型接続でAGNDに接続します。
ノイズを解消したい時は、AGNDから電源グランドへの
グランドリターンが、ローインピーダンスで、しかもな
るべく短くなるようにすることが必要です。この場合は、
ロジックグランドを直接電源グランドに接続します。
高周波及び低周波の変動を最低限に抑えるためには、
チップ構造図 ________________________
WR CLK
CS
V
V
CC
DD
DGND
REF
RD
REFADJ
INT
HBEN
SHDN
D7
CH7
0.1µFコンデンサ及び4.7µFコンデンサでV をAGNDへ
バイパスします。電源に過度のノイズがある場合は、
DD
0.231"
(5.870mm)
図12に示すように電源とV 間に5Ω抵抗を接続します。
DD
CH6
CH5
D6
CH4
CH3
CH2
D5
D4
SUPPLY
D3
GND
+5V
D1
CH0
D2
D0 AGND
0.144"
CH1
4.7µF
0.1µF
R* = 5Ω
(3.659mm)
**
TRANSISTOR COUNT: 2956
SUBSTRATE CONNECTED TO GND
V
+5V
DGND
AGND
DGND
DD
DIGITAL
CIRCUITRY
MAX197
* OPTIONAL
** CONNECT AGND AND DGND WITH A GROUND PLANE OR A SHORT TRACE
図12. 電源グランドの接続
______________________________________________________________________________________ 15
マルチレンジ(±10V、±5V、＋10V、＋5V )
＋5V単一電源、12ビットD A S、8+ 4バスインタフェース付
機能図_____________________________________________________________________
REF
REFADJ
10k
+2.5V
REFERENCE
A
=
V
1.638
CH7
CH6
CH5
CH4
CH3
CH2
CH1
CH0
AM1X97
SIGNAL
CONDITIONING
BLOCK
T/H
&
CHARGE REDISTRIBUTION
12-BIT DAC
COMP
OVERVOLTAGE
TOLERANT
MUX
12
SUCCESSIVE-
APPROXIMATION
REGISTER
CLK
CLOCK
4
4
8
8
CS
WR
CONTROL LOGIC
&
RD
LATCHES
MUX
8
SHDN
HBEN
8
V
DD
MAX197
THREE-STATE, BIDIRECTIONAL
I/O INTERFACE
AGND
DGND
INT
D0–D7
8-BIT DATA BUS
販売代理店
〒169東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL.(03)3232-6141 FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については貴任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
16 __________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600
© 1996 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.
相关型号：
©2020 ICPDF网 联系我们和版权申明