电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
HE1AN-Q-DC6V  GRM0335C1H5R6DD01D  HE1AN-S-AC12V  HE1AN-P-DC110V  HE1AN-P-DC100V  GRM0335C1HR50BD01D  GRM0337U1H2R0CD01D  GRM0335C1E1R8CD01D  GRM0335C1H1R8CD01D  GRM0337U1H4R7CD01D  
93AA56A-I/ST 2K的Microwire兼容串行EEPROM (2K Microwire Compatible Serial EEPROM)
.型号:   93AA56A-I/ST
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 2K的Microwire兼容串行EEPROM
2K Microwire Compatible Serial EEPROM
文件大小 :   470 K    
页数 : 28 页
Logo:   
品牌   MICROCHIP [ MICROCHIP TECHNOLOGY ]
购买 :   
  浏览型号93AA56A-I/ST的Datasheet PDF文件第8页 浏览型号93AA56A-I/ST的Datasheet PDF文件第9页 浏览型号93AA56A-I/ST的Datasheet PDF文件第10页 浏览型号93AA56A-I/ST的Datasheet PDF文件第11页 浏览型号93AA56A-I/ST的Datasheet PDF文件第13页 浏览型号93AA56A-I/ST的Datasheet PDF文件第14页 浏览型号93AA56A-I/ST的Datasheet PDF文件第15页 浏览型号93AA56A-I/ST的Datasheet PDF文件第16页  
PDF原版 中文翻译版  
100%
93AA56A / B / C , 93LC56A / B / C , 93C56A / B / C
3.0
引脚说明
引脚说明
SOIC / PDIP /
MSOP / TSSOP /
DFN
1
2
3
4
5
6
7
8
SOT-23
5
4
3
1
2
6
ROTATED SOIC
3
4
5
6
7
8
1
2
芯片选择
串行时钟
DATA IN
数据输出
组织/ 93XX56C
无内部连接/ 93XX56A / B
无内部连接
电源
功能
表3-1:
名字
CS
CLK
DI
DO
V
SS
ORG / NC
NC
V
CC
3.1
片选( CS )
高水平的选择装置;低电平释放
该器件使它进入待机模式。然而,一
编程周期已经在进行将
完成后,不管片选( CS )输入
信号。如果CS在一个程序循环带来的低,
设备将尽快进入待机模式的
编程周期完成。
CS必须为低电平250 ns最小(T
CSL
)之间
连续的指令。当CS为低时,内部
控制逻辑在复位状态保持。
一个指令前的数据位被执行。 CLK和DI
继而成为“不关心”的投入等待新的开始
要被检测的条件。
3.3
数据输入( DI)的
数据输入( DI )用于时钟起始位,操作码,
地址和数据同步的CLK输入。
3.4
数据输出( DO )
3.2
串行时钟(CLK )
数据输出(DO )是用于在读模式,以输出数据
同步的CLK输入(T
PD
CLK的上升沿) 。
该引脚还提供READY / BUSY状态信息
在擦除和写入周期。 Ready / Busy状态Infor公司
息可在DO引脚,如果CS被拉高
是低最低的芯片选择低时间后(T
CSL
)
和一个擦除或写入操作已经启动。
状态信号不可用的呢,如果CS保持
低,在整个擦除或写周期。在这种情况下,
DO处于高阻态。如果状态后检查
擦除/写周期,数据线就高,表示
该设备已准备就绪。
注意:
经过编程周期完成后,
发送一个起始位,再把CS为低电平
就会从DO中清除Ready / Busy状态。
串行时钟用于同步的通信
一个主设备和93XX系列的阳离子
装置。操作码,地址和数据位在时钟
在CLK的上升沿。数据位也主频
列于CLK的上升沿。
CLK可以在任何位置中的发送停止
序列(高或低电平) ,并且可以持续
随时随地相对于时钟高电平时间(T
长实
)和
时钟低电平时间(T
CKL
) 。这使得控制
掌握自由地准备操作码,地址和
数据。
CLK是一个“不关心” ,如果CS为低电平(释放器件) 。如果
CS为高,但启动条件一直没有
检测( DI =
0),
任何数量的时钟周期可以是
接收的设备,而无需改变其状态(即,
等待一个启动条件) 。
自定时写操作期间不需要CLK周期
(即,自动擦/写)周期。
检测开始后调理特定网络版数
时钟周期(分别为低到高的跳变的
CLK)必须被提供。这些时钟周期是
在所有需要的操作码,地址必须与时钟
3.5
组织( ORG )
当ORG引脚连接到V
CC
或逻辑高电平时,
( X16 )内存组织被选中。当ORG
引脚连接到V
SS
或逻辑低电平时, ( X8 )内存
组织被选中。对于正确的操作, ORG
必须连接到一个有效的逻辑电平。
93XX56A设备始终X8组织
93XX56B设备始终x16组织。
DS21794E第12页
©
2007 Microchip的技术公司
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7