|
|
|
|||||||||||||||||||||||||
![]() 修订11 纳米的ProASIC3快闪FPGA 特点和优点 特点宽范围 • 10 K至250周期管理·盖茨 •高达36千位的真双端口SRAM •最多71用户I / O 先进的I / O • 1.5 V, 1.8 V , 2.5 V和3.3 V混合电压操作 •银行可选的I / O电压,高达每片4银行 •单端I / O标准: LVTTL , LVCMOS 3.3 V / 2.5 V / 1.8 V / 1.5 V •每个JESD8 -B宽范围电源电压支持, 允许的I / O从2.7 V至3.6 V •I / O寄存器的输入,输出和启用路径 •可选的施密特触发器输入 •热插拔和冷备用的I / O •可编程输出摆率 † 和驱动强度 •弱上拉/断电 • IEEE 1149.1 ( JTAG )边界扫描测试 •引脚兼容的跨ProASIC3系列套餐 •最多六个CCC块,一个具有集成PLL •可配置的相移,乘法/除法,延迟 能力和外部反馈 •宽输入频率范围( 1.5兆赫至350兆赫) 编程的Flash技术 • 130纳米, 7层金属( 6铜) ,基于闪存的CMOS 过程 •即时在0级支持 •单芯片解决方案 •保留编程设计,当电源关闭 高性能 • 350 MHz的系统性能 在系统编程( ISP)和安全性 • ISP使用片上128位高级加密标准 ( AES ),通过JTAG解密( IEEE 1532标准) † •的FlashLock ® 旨在确保FPGA内容 时钟调整电路( CCC)和PLL † 低功耗 • • • • 低功耗 纳米产品 1.5 V核心电压的低功耗 支持1.5 V-只有系统 低阻抗的Flash开关 的ProASIC ® 3 嵌入式存储器 • 1千比特的FlashROM用户非易失性存储器 •静态存储器和FIFO具有可变宽高比4,608位RAM 块( ×1,× 2,× 4 , ×9 ,而×18的组织) † •真正的双端口SRAM (除非× 18组织) † 高性能路由层次 •分段,分层路由和时钟结构 加强商业级温度范围 • -20 ° C至+ 70°C 表1 •的ProASIC3 nano器件 的ProASIC3 nano器件 的ProASIC3纳米-Z设备 1 系统门 典型等效宏单元 VersaTiles ( D型触发器) RAM千位( 1,024位) 2 4,608位块 2 A3PN010 10,000 86 260 – – 1 A3PN015 1 A3PN020 15,000 128 384 – – 1 – – 4 3 49 – QN68 20,000 172 520 – – 1 – – 4 3 49 52 QN68 30,000 256 768 – – 1 – – 6 2 77 83 QN48 , QN68 VQ100 A3PN060 60,000 512 1,536 18 4 1 是的 1 18 2 71 71 A3PN125 125,000 1,024 3,072 36 8 1 是的 1 18 2 71 71 A3PN250 A3N250Z 1 250,000 2,048 6,144 36 8 1 是的 1 18 4 68 68 A3PN030Z 1,2 A3PN060Z 1 A3PN125Z 1 FlashROM的千位 安全( AES ) ISP VersaNet全局 I / O组 最大用户I / O (封装器件) 最大用户I / O (已知合格芯片) 封装引脚 QFN VQFP 2 2 – – 4 2 34 34 QN48 集成PLL的核心承诺 VQ100 VQ100 VQ100 注意事项: 1.不建议用于新设计。 2. A3PN030Z和更小的设备不支持此功能。 3.对于高密度和支持的附加功能,指的是 和 数据表。 † A3PN030和更小的设备不支持此功能。 2013年1月 © 2013 Microsemi的公司 I
|
首页 - - 友情链接 |
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM ![]() 粤公网安备 44030402000629号 粤ICP备13051289号-7 |