电子元器件数据表 IC PDF查询
English 中文版
  品牌   我要上传
型号:  
描述:
IO251PDB6V2 军队的ProASIC3 / EL低功耗快闪FPGA和Flash * Freeze技术 (Military ProASIC3/EL Low Power Flash FPGAs with Flash*Freeze Technology)
.型号:   IO251PDB6V2
PDF文件: 下载PDF文件   鼠标右键选目标另存为
网页直接浏览   不需安装PDF阅读软件
描述: 军队的ProASIC3 / EL低功耗快闪FPGA和Flash * Freeze技术
Military ProASIC3/EL Low Power Flash FPGAs with Flash*Freeze Technology
文件大小 :   10501 K    
页数 : 212 页
Logo:   
品牌   MICROSEMI [ MICROSEMI CORPORATION ]
购买 :   
  浏览型号IO251PDB6V2的Datasheet PDF文件第2页 浏览型号IO251PDB6V2的Datasheet PDF文件第3页 浏览型号IO251PDB6V2的Datasheet PDF文件第4页 浏览型号IO251PDB6V2的Datasheet PDF文件第5页 浏览型号IO251PDB6V2的Datasheet PDF文件第6页 浏览型号IO251PDB6V2的Datasheet PDF文件第7页 浏览型号IO251PDB6V2的Datasheet PDF文件第8页 浏览型号IO251PDB6V2的Datasheet PDF文件第9页  
PDF原版 中文翻译版  
100%
修订版3
军队的ProASIC3 / EL低功耗快闪FPGA
与Flash * Freeze技术
特点和优点
军用温度检测合格
•从-55每个设备测试° C至125°C
先进和Pro (专业版)的I / O
††
700 Mbps的DDR , LVDS ,有能力的I / O
1.2 V, 1.5 V, 1.8 V , 2.5 V和3.3 V混合电压操作
银行可选的I / O电压,高达每芯片的8家银行
单端I / O标准: LVTTL , LVCMOS 3.3 V /
2.5 V / 1.8 V / 1.5 V / 1.2 V, 3.3 V PCI / 3.3 V PCI -X和
LVCMOS 2.5 V / 5.0 V输入
差分I / O标准: LVPECL , LVDS , BLVDS ,以及M- LVDS
电压参考I / O标准: GTL + 2.5 V / 3.3 V , GTL
2.5 V / 3.3 V , HSTL I类和II , SSTL2 I类和II , SSTL3
I类和II ( A3PE3000L只)
I / O寄存器的输入,输出和启用路径
热插拔和冷备用的I / O
可编程的输出压摆率和驱动强度
可编程输入延时( A3PE3000L只)
在单端输入施密特触发器选项( A3PE3000L )
弱上拉/降压
IEEE 1149.1 ( JTAG )边界扫描测试
引脚兼容的跨军区的ProASIC包
®
3EL家庭
•架构支持超高使用率
固件错误免疫
•不易患中子诱发配置丢失
低功耗
•显着降低动态和静态功耗
• 1.2 V至1.5 V核心和低功耗I / O电压支持
•在Flash的低功耗* Freeze模式允许对
瞬间进入到/退出低功耗的Flash *冻结
模式
ƒ
•支持单电压系统操作
•低阻抗开关
大容量
• 250K至3M系统门
•高达504千比特的真双端口SRAM
•最多620用户I / O
编程的Flash技术
130纳米, 7层金属( 6铜) ,基于闪存的CMOS工艺
活在电即行( LAPU ) 0级支持
单芯片解决方案
保留编程设计当电源关闭
时钟调整电路( CCC)和PLL
•六CCC块,一个块集成PLL中的ProASIC3
和所有块集成PLL的ProASIC3EL
•可配置的相移,乘法/除法,延时功能,
和外部反馈
•宽输入频率范围1.5兆赫至250兆赫( 1.2 V
系统)和350兆赫( 1.5 V系统)
高性能
• 350兆赫( 1.5 V系统)和250兆赫( 1.2 V系统)系统
性能
• 3.3 V , 66兆赫, 64位PCI ( 1.5 V系统)和66兆赫, 32位
PCI ( 1.2 V系统)
静态存储器和FIFO
•可变纵横4608位的RAM块( ×1,× 2,× 4 , ×9 ,
和× 18个组织提供)
•真正的双端口SRAM (除× 18 )
• 24 SRAM和FIFO的配置与同步
操作:
- 250 MHz时: 1.2 V系统
- 350 MHz时: 1.5 V系统
• ARM的Cortex ™-M1软核处理器可提供带或不带
DEBUG
在系统编程( ISP)和安全性
•安全ISP使用片上128位高级加密
通过JTAG标准(AES )解密( IEEE 1532标准)
•的FlashLock
®
以安全的FPGA内容
高性能路由层次
•分段,分层路由和时钟结构
•高性能,低偏移的全球网络
表1 -
军队的ProASIC3 / EL低功耗器件
A3P250
ARM
®
在的ProASIC3 / EL的FPGA处理器支持
的ProASIC3 / EL器件
器件
1
A3PE600L
A3P1000
M1A3P1000
1M
24,576
144
32
1
是的
1
18
4
154
PQ208
FG144 , FG484
A3PE3000L
M1A3PE3000L
3M
75,264
504
112
1
是的
6
18
8
620
ARM的Cortex -M1
系统门
250,000
600,000
VersaTiles ( D型触发器)
6,144
13,824
RAM千位( 1,024位)
36
108
4,608位块
8
24
FlashROM的千位
1
1
2
安全( AES ) ISP
是的
是的
集成PLL的核心承诺
1
6
VersaNet全局
18
18
I / O组
4
8
最大用户I / O
68
270
封装引脚
VQFP
VQ100
PQFP
FBGA
FG484
注意事项:
1.请参阅
产品简介以获取更多信息。
2. AES是不能用于ARM功能的ProASIC3 / EL器件。
† A3P250和A3P1000只支持1.5 V的核心操作。
ƒ Flash * Freeze技术不适用于A3P250和A3P1000 。
††临的I / O不可用在A3P250和A3P1000 。
2012年9月
© 2011 Microsemi的公司
FG484 , FG896
I
首页 - - 友情链接
Copyright© 2001 - 2014 ICPDF All Rights Reserved ICPDF.COM

粤公网安备 44030402000629号


粤ICP备13051289号-7