MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
V54C3128(16/80/40)4V(BGA)
的128Mbit SDRAM
3.3伏, BGA封装
8M ×16
16M ×8
32M ×4
6
7PC
143兆赫
7纳秒
5.4纳秒
5.4纳秒
166兆赫
6纳秒
5.4纳秒
5.4纳秒
初步
s
s
s
s
s
s
CILETIV LESOM
系统频率(F
CK
)
时钟周期时间(T
CK3
)
7
143兆赫
7纳秒
5.4纳秒
6纳秒
8PC
125兆赫
8纳秒
6纳秒
6纳秒
时钟存取时间(t
AC3
) CAS延时= 3
时钟存取时间(t
AC2
) CAS延时= 2
特点
s
s
s
s
s
4银行X的2Mbit ×16组织
4银行X的4Mbit ×8的组织
4银行X的8Mbit ×4组织
高速数据传输速率高达166 MHz的
全同步动态RAM ,所有的信号
参考时钟的上升沿
单脉冲RAS接口
数据掩码为读/写控制
由BA0 & BA1控制四家银行
可编程CAS延时: 2,3
可编程的缠绕顺序:顺序​​或
交错
可编程突发长度:
1,2, 4,8为顺序类型
1,2, 4,8为交错型
多个突发读取与单写操作
自动和控制预充电命令
随机列地址每CLK ( 1 -N规则)
掉电模式
自动刷新和自刷新
刷新间隔: 4096次/ 64毫秒
可提供60引脚WBGA
LVTTL接口
+ 3.3V单
±0.3
V电源
描述
该V54C3128 ( 16/80/40 ) 4V ( BGA )是一个4银行
同步DRAM组织成4组X的2Mbit
×16 , 4银行X的4Mbit ×8或4银行X的8Mbit ×4 。
该V54C3128 ( 16/80/40 ) 4V ( BGA )实现了高
高速数据传输速率高达166 MHz的由就业
荷兰国际集团在芯片架构,多个预取位
然后将输出数据传送到系统同步
时钟
所有的控制,地址,数据输入和输出的
电路用的正边缘同步
外部提供的时钟。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。最多的连续和无缝数据速率
166 MHz的可能取决于突发长度,
CAS延迟和设备的速度等级。
s
s
s
s
s
s
s
s
s
设备使用图
操作
温度
范围
0 ° C至70℃
包装外形
B
访问时间(纳秒)
6
动力
8PC
7PC
7
标准。
L
温度
标志
空白
V54C3128 ( 16/80/40 ) 4V ( BGA ) 2001年修订版1.2月
1
V54C3128(16/80/40)4V(BGA)
V 54
泽尔 - 华智
制成的
SYCHRONOUS
DRAM家庭
C = CMOS工艺
3.3V , LVTTL , INTERFACE
B = WBGA
设备
V = LVTTL
特色
COMPONENT REV 。 LEVEL
的8Mbit ×16 : 128164
的16Mbit ×8 : 128804
32兆×4 : 128404
PKG 。
CILETIV LESOM
描述
WBGA
PKG 。
B
引脚数
60
C
3
128404
V
B
速度
6纳秒
7纳秒
8纳秒
60引脚WBGA引脚配置
顶视图
9 8 7
A
B
C
D
E
F
G
H
J
K
L
M
3 2 1
9
VCCQ
DQ1
DQ3
DQ5
DQ7
NC
8
DQ0
VSSQ
VCCQ
VSSQ
NC
VCC
CAS
CS
BA0
A10/AP
A1
A3
7
VCC
DQ2
DQ4
DQ6
NC
LDQM
WE
RAS
BA1
A0
A2
VCC
x16
A
B
C
D
E
F
G
H
J
K
L
M
3
VSS
DQ13
DQ11
DQ9
NC
UDQM
NC
CKE
A9
A7
A5
VSS
2
DQ15
VCCQ
VSSQ
VCCQ
NC
VSS
CLK
A12
A11
A8
A6
A4
1
VSSQ
DQ14
DQ12
DQ10
DQ8
VREF
9
VCCQ
NC
NC
NC
NC
NC
8
DQ1
VSSQ
VCCQ
VSSQ
NC
VCC
CAS
CS
BA0
A10/AP
A1
A3
7
VCC
DQ1
DQ2
DQ3
NC
NC
WE
RAS
BA1
A0
A2
VCC
x8
A
B
C
D
E
F
G
H
J
K
L
M
3
VSS
DQ6
DQ5
DQ4
NC
DQM
NC
CKE
A9
A7
A5
VSS
2
DQ7
VCCQ
VSSQ
VCCQ
NC
VSS
CLK
A12
A11
A8
A6
A4
1
VSSQ
NC
NC
NC
NC
VREF
9
VCCQ
NC
NC
NC
NC
NC
8
NC
VSSQ
VCCQ
VSSQ
NC
VCC
CAS
CS
BA0
A10/AP
A1
A3
7
VCC
DQ0
NC
DQ1
NC
NC
WE
RAS
BA1
A0
A2
VCC
x4
A
B
C
D
E
F
G
H
J
K
L
M
3
VSS
DQ3
NC
DQ2
NC
DQM
NC
CKE
A9
A7
A5
VSS
2
NC
VCCQ
VSSQ
VCCQ
NC
VSS
CLK
A12
A11
A8
A6
A4
1
VSSQ
NC
NC
NC
NC
VREF
V54C3128 ( 16/80/40 ) 4V ( BGA ) 2001年修订版1.2月
2
V54C3128(16/80/40)4V(BGA)
绝对最大额定值*
MAX 。 UNIT
3.8
3.8
pF
pF
框图
列解码器
感测放大器&我( O)总线
BANK 0
列解码器
感测放大器&我( O)总线
银行1
列解码器
感测放大器&我( O)总线
2银行
列解码器
感测放大器&我( O)总线
WE
LDQM
V54C3128 ( 16/80/40 ) 4V ( BGA ) 2001年修订版1.2月
3
UDQM
CKE
RAS
CLK
CAS
CS
CILETIV LESOM
电容*
符号
C
I1
C
I2
C
IO
C
CLK
T
A
= 0至70℃ ,V
CC
= 3.3 V
±
0.3 V , F = 1兆赫
参数
输入电容(A0至A11)的
输入电容
RAS , CAS,WE , CS , CLK , CKE , DQM
输出电容( I / O)
输入电容( CLK )
工作温度范围.................. 0 〜70℃
存储温度范围................- 55〜 150℃
输入/输出电压.................. -0.3〜 (V
CC
+0.3) V
电源电压.......................... -0.3〜 4.6 V
功耗.............................................. 1 W
数据输出电流(短路) ....................... 50毫安
*注意:
注意,超出上述绝对最大的“上市
“,可能导致设备的永久损坏。
暴露在绝对最大额定值条件下,
长时间可能会影响器件的可靠性。
6
3.5
pF
pF
*注:电容进行采样,而不是100 %测试。
X16配置
列地址
A0 - A8 , AP , BA0 , BA1
行地址
A0 - A11 , BA0 , BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 512
x 16位
4096 x 512
X16位
4096 x 512
x 16位
4096 x 512
x 16位
输入缓冲器
输出缓冲器
控制逻辑&定时发生器
I / O
1
-I / O
16
V54C3128(16/80/40)4V(BGA)
X8配置
列地址
A0 - A9 , AP , BA0 , BA1
行地址
A0 - A11 , BA0 , BA1
框图
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
BANK 0
银行1
2银行
列解码器
感测放大器&我( O)总线
CKE
RAS
CAS
WE
CS
V54C3128 ( 16/80/40 ) 4V ( BGA ) 2001年修订版1.2月
4
DQM
CLK
CILETIV LESOM
列地址
计数器
列地址
卜FF器
行解码器
存储阵列
行解码器
存储阵列
4096 x 1024
×8位
4096 x 1024
×8位
输入缓冲器
输出缓冲器
I / O
1
-I / O
8
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 1024
×8位
4096 x 1024
×8位
控制逻辑&定时发生器
V54C3128(16/80/40)4V(BGA)
X4配置
列地址
A0 - A9 , A11 , AP , BA0 , BA1
行地址
A0 - A11 , BA0 , BA1
框图
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
列解码器
感测放大器&我( O)总线
BANK 0
银行1
2银行
列解码器
感测放大器&我( O)总线
CAS
RAS
CKE
WE
CS
V54C3128 ( 16/80/40 ) 4V ( BGA ) 2001年修订版1.2月
5
DQM
CLK
CILETIV LESOM
列地址
计数器
列地址
卜FF器
行解码器
存储阵列
行解码器
存储阵列
4096 x 2048
×4位
4096 x 2048
×4位
输入缓冲器
输出缓冲器
I / O
1
-I / O
4
行地址
卜FF器
刷新计数器
行解码器
存储阵列
行解码器
存储阵列
3银行
4096 x 2048
×4位
4096 x 2048
×4位
控制逻辑&定时发生器
相关元器件产品Datasheet PDF文档

V54C3128164VBGA

128Mbit SDRAM 3.3 VOLT, BGA PACKAGE
60 MOSEL

V54C3128164VS

128Mbit SDRAM 3.3 VOLT, TSOP II / SOC PACKAGE 8M X 16, 16M X 8, 32M X 4
58 MOSEL

V54C3128164VT

128Mbit SDRAM 3.3 VOLT, TSOP II / SOC PACKAGE 8M X 16, 16M X 8, 32M X 4
64 MOSEL

V54C3128404VBGA

128Mbit SDRAM 3.3 VOLT, BGA PACKAGE
26 MOSEL

V54C3128404VS

128Mbit SDRAM 3.3 VOLT, TSOP II / SOC PACKAGE 8M X 16, 16M X 8, 32M X 4
50 MOSEL

V54C3128404VT

128Mbit SDRAM 3.3 VOLT, TSOP II / SOC PACKAGE 8M X 16, 16M X 8, 32M X 4
27 MOSEL