54ABT 74ABT373八路透明锁存器具有三态输出
1995年9月
54ABT 74ABT373
八路透明锁存器具有三态输出
概述
在“ ABT373包括八个锁存器与三态输出
把对总线组织系统应用的触发器
出现透明的数据时,锁存使能( LE )是
高当LE是低,符合设置的数据
次被锁存数据出现在总线上,当输出
启用( OE )为低电平时OE为高电平的总线输出是
为高阻抗状态
Y
Y
Y
Y
Y
Y
特点
Y
Y
Y
Y
三态输出的总线接口
的64 mA输出能力,输出吸收能力
32毫安
保证输出偏斜
保证多路输出开关规格
输出开关为50 pF和250 pF的规定
负载
保证同步开关噪声水平和
动态阈值的表现
保证闭锁保护
整个过程中高阻抗故障免费巴士装
上电和断电
无损热插入功能
标准军事绘图系统( SMD ) 5962-9321801
广告
74ABT373CSC (注1 )
74ABT373CSJ (注1 )
74ABT373CPC
军事
包
数
M20B
M20D
N20B
包装说明
20引脚( 0 300广角)模压小外形JEDEC
20引脚( 0 300广角)模压小外形EIAJ
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
20引脚模塑收缩型小外形EIAJ II型
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
20引脚成型超薄紧缩小型JEDEC
54ABT373J 883
74ABT373CMSA (注1 )
54ABT373W 883
54ABT373E 883
74ABT373CMTC (注1 2 )
注2
请联络厂方包的可用性
J20A
MSA20
W20A
E20A
MTC20
注1
也可在13盘使用后缀设备
e
SCX SJX MSAX和MTCX
连接图
引脚分配
对于DIP SOIC和SSOP Flatpak
引脚分配
对于LCC
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
描述
数据输入
锁存使能输入
(高电平有效)
输出使能输入
(低电平有效)
三态锁存器
输出
TL ˚F 11547 - 2
TL ˚F 11547-1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL ˚F 11547
RRD - B30M115印制在U S A
扩展交流电气特性
( SOIC封装)
74ABT
T
A
E B
40℃
a
85 C
V
CC
e
4 5V 5 5V
C
L
e
50 pF的
8路输出开关
(注4 )
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PZL
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
输出禁止时间
15
15
15
15
15
15
10
10
最大
52
52
55
55
62
62
55
55
74ABT
T
A
E B
40℃
a
85 C
V
CC
e
4 5V 5 5V
C
L
e
250 pF的
(注5 )
民
20
20
20
20
20
20
(注7 )
最大
68
68
75
75
80
80
74ABT
T
A
E B
40℃
a
85 C
V
CC
e
4 5V 5 5V
C
L
e
250 pF的
8路输出开关
(注6 )
民
20
20
20
20
20
20
(注7 )
最大
90
90
95
95
10 5
10 5
ns
ns
ns
ns
符号
参数
单位
注4
本规范是保证,但未经测试的限值适用于传输延迟为所有路径描述开关相位(即所有低到高
HIGH到LOW等)
注5
本规范是保证,但未经测试的极限表示传播延迟在50 pF负载电容PLCE 250 pF负载电容的
标准的交流负载这specificaiton属于单路输出开关只
注6
本规范是保证,但未经测试的限度代表的传播延迟为所有路径描述开关相位(即所有低到高
HIGH到LOW等)与地方的50 pF负载电容250 pF负载电容的标准交流负载
注7:
三态延迟时间是在输出的RC网络( 500X 250 pF)的主导,并已被排除在数据表
SKEW
74ABT
T
A
E B
40℃
a
85 C
V
CC
e
4 5V–5 5V
C
L
e
50 pF的
8路输出开关
(注3)
最大
t
OSHL
(注1 )
t
OSLH
(注1 )
t
PS
(注5 )
t
OST
(注1 )
t
PV
(注2 )
引脚到引脚歪斜
HL转换
引脚到引脚歪斜
LH转换
占空比
LH- HL倾斜
引脚到引脚歪斜
LH HL转换
设备到设备斜
LH HL转换
10
10
14
15
20
74ABT
T
A
E B
40℃
a
85 C
V
CC
e
4 5V–5 5V
C
L
e
250 pF的
8路输出开关
(注4 )
最大
15
15
35
39
40
ns
ns
ns
ns
ns
符号
参数
单位
注1
歪斜是指实际的传播延迟之间的差的对于同一装置中的任何两种独立输出的绝对值
规范适用于任何输出高电平切换到低电平(T
OSHL
)低到高(T
OSLH
)或任意组合开关低到高或高到低
(t
OST
)本规范是保证,但未经测试
注2
对于一组给定的条件(即温度和V的传播延迟变化
CC
)从装置到装置的这个规范是有保证,但未经测试
注3
本规范是保证,但未经测试的限值适用于传输延迟为所有路径描述开关相位(即所有低到高
HIGH到LOW等)
注4
本说明书中是有保证,但未经测试的限度代表代替的50 pF负载电容中的传播延迟与250 pF负载电容
标准的交流负载
注5
这描述的延迟之差的低到高和高到低的跳变在同一引脚这是在所有的测量
输出在同一块芯片上(驱动程序)的最差(最大增量)号码的保证规范该规范被保证,但未经测试
5