MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
PC87334VLJ PC87334VJG SuperI O 3 3V 5V软盘控制器
双UART红外线IEEE1284并口和IDE接口
初步
1995年3月
PC87334VLJ PC87334VJG SuperI Ø
TM
3 3V 5V软盘控制器的双UART红外
IEEE1284并口和IDE接口
概述
该PC87334VLJ PC87334VJG为单芯片解决方案
在ISA EISA和米 - 最常用的IO外设
croChannel计算机它集成了一个软驱
磁盘控制器( FDC )两个全功能的UART接口的IEEE
1284兼容并行端口以及所有必要的控制
逻辑IDE接口标准的PC -AT地址decod-
荷兰国际集团的所有外围设备和一组配置寄存器
也实施了这一高度集成的成员
在SuperI O系列先进的电源管理为特色的
Tures的混合电压操作和集成的串行基础设施
红色( SIR )的支持使得PC87334的理想选择
低功耗,或便携式个人计算机的应用程序
该PC87334 FDC使用高性能数字数据
隔板无需任何外部滤波器康波
堂费它与PC8477和完全兼容其纳入
得分DP8473 NEC的超集
mPD765
和N82077 flop-
PY磁盘控制器功能支持所有流行的5月25日和3 5 flop-
PY驱动器,其中包括2 88 MB 3 5软盘驱动器的支持
移植除了自动介质意识和2 Mbps的磁带
驱动支持由FDC提供
在两个UART完全NS16450和NS16550 compati-
竹叶提取这两个端口均支持MIDI波特率和一个端口也
支持IrDA和惠普SIR标准的信令协议
并行接口完全符合IEEE 1284 2级兼容
SPP (标准并行端口)与ISA完全兼容
EISA和微通道并行端口除
SPP EPP (增强型并行端口)和ECP (扩展Ca的
pabilities端口)模式通过并行端口支持
与DMA支持所有的IDE控制信号由提供
PC87334只有外部信号缓冲器需要imple-
换货一个完整的IDE接口
(续)
特点
Y
Y
Y
与ISA和EISA微通道100 %兼容
架构
软盘控制器
软件与DP8473的765A和兼容
该N82077
16字节的FIFO (默认禁用)
突发和非突发模式
垂直记录硬盘支持
新的高性能内部数字数据分离器
(无需外部滤波器件)
低功耗CMOS与增强型省电模式
自动介质检测支持,完整的IBM TDR
(磁带驱动器寄存器)的实施
支持快2 Mbps和标准为1Mbps
500 kbps的250 kbps的磁带驱动器
双向并行端口
增强型并行端口( EPP )兼容
扩展功能端口( ECP )兼容includ-
ING 2级支持
在软件或硬件的双向
控制
兼容ISA和EISA微通道
架构
能够对多路并行端口引脚FDC信号
允许使用外部软盘驱动器( FDD )
包括保护电路,以防止损坏
当一个连接的打印机接通电源并口
或者是在较高电压下工作
(续)
框图
TL ç 12039 - 1
TRI- STATE是美国国家半导体公司的注册商标。
SuperI Ø
TM
是美国国家半导体公司的商标。
IBM的微通道的PC-AT和PS为2是国际商用机器公司的商标
C
1995年全国半导体公司
TL Ç 12039
RRD - B30M65印制在U S A
概述
(续)
一组8配置寄存器被提供给控制
该PC87334 ,这些寄存器AC-的各种功能
cessed使用两个8位的索引和数据寄存器的
该寄存器对ISA IO地址可以使用搬迁
电捆扎选项
当空闲先进的电源管理功能允许
在PC87334进入下极低的功耗模式
硬件或软件控制PC87334可以操作
在5V或3V 3电源的独特IO单元struc-
TURE允许PC87334直接与5V接口克斯特
最终的组件,而从3 3V电源工作
特点
(续)
Y
Y
Y
Y
Y
Y
Y
UART的
软件与PC16550A兼容,
PC16450
MIDI波特率支持
在UART2支持红外( IrDA兼容)
IDE将控制逻辑
提供DMA支持所有的IDE控制信号
实现只需要外部信号缓冲器
完整的IDE接口
地址译码器
提供所有的选择主要和次要的ISA
地址包括COM1 - 4和LPT1 - 3
增强的电源管理
特殊的配置寄存器用于掉电
增强的可编程断电FDC
命令
自动断电及唤醒模式
3专用引脚的电源管理
在掉电模式下典型电流消耗为
小于10
mA
减少引脚漏电流
混合电压支持
支持标准的5V操作
支持3 3V操作
支持混合内部3 3V操作, 3 3V 5V
外部配置
100引脚TQFP封装PC87334VJG
100引脚PQFP封装PC87334VLJ
2
目录
1 0引脚说明
2 0配置寄存器
2 1概述
2 2软件配置
2 3硬件配置
2 4索引和数据寄存器
2 5基础配置寄存器
2 5 1功能使能寄存器( FER )
2 5 2功能地址寄存器( FAR )
2 5 3电源和测试寄存器( PTR )
2 5 4功能控制寄存器( FCR )
2 5 5打印机控制寄存器( PCR )
2 5 6电源管理控制寄存器
2 5 7带个UART和并行端口
配置寄存器( TUP )
2 5 8 SIO识别寄存器( SID )
2 5 9高级SuperI O配置
寄存器(升序)
2 5 10红外配置寄存器( IRC )
2 6省电选项
2 6 1推荐掉电
方法1组
2 6 2推荐掉电
方法2组
2 7电过程和注意事项
2 7 1水晶稳定
2 7 2 UART加电
2 7 3 FDC加电
3 0 FDC寄存器描述
3 1 FDC控制寄存器
3 1 1状态Registger A( SRA )只读
3 1 2状态寄存器B ( SRB )只读
3 1 3数字输出寄存器( DOR )读写
3 1 4磁带驱动器寄存器( TDR )读取写入
3 1 5主状态寄存器( MSR )只读
3 1 6数据速率选择寄存器( DSR )只写
3 1 7数据寄存器( FIFO )读取写入
3 1 8数字输入寄存器( DIR )只读
3 1 9配置控制寄存器( CCR )只写
3 2的结果相状态寄存器
3 2 1状态寄存器0 ( ST0 )
3 2 2状态寄存器1 ( ST1 )
3 2 3状态寄存器2 (ST2)
3 2 4状态寄存器3 (ST3)
4 0 FDC命令集说明
4 1命令说明
4 1 1配置命令
4 1 2 Dumpreg命令
4 1 3格式track命令
4 1 4无效命令
4 1 5锁定命令
4 1 6模式命令
4 1 7 NSC命令
4 1 8垂直模式命令
4 1 9读取数据的命令
4 1 10读取数据删除命令
4 1 11读取ID命令
4 1 12读A track命令
4 1月13日重新校准命令
4 1 14相对搜索命令
4 1 15扫描命令
4 1 16搜索命令
4 1 17检测驱动器状态命令
4 1 18检测中断命令
4 1 19集track命令
4 1 20指定命令
4 1 21验证命令
4 1 22版本命令
4 1 23写数据命令
4 1 24写数据删除
4 2指令集汇总
4 3助记符。定义为FDC命令
5 0 FDC功能说明
5 1微处理器接口
5 2工作模式
5 3控制器相
5 3 1​​相的命令
5 3 2执行阶段
5 3 2 1 DMA模式FIFO残疾人
5 3 2 2 DMA模式启用FIFO
5 3 2 3中断模式FIFO残疾人
5 3 2 4中断模式使能FIFO
5 3 2 5软件查询
5 3 3的结果相
5 3 4空闲阶段
5 3 5驱动器投票阶段
5 4数据分离
5晶体振荡器
5 6垂直记录模式
5 7的数据速率选择
5月8日写预补偿
5月9日FDC低功耗模式逻辑
5 10复位操作
3
目录
(续)
6 0串行端口
6 1个串行端口寄存器
6 2线控制寄存器( LCR )
6月3可编程的波特率发生器
6 4线状态寄存器( LSR )
6 5 FIFO控制寄存器
6 6中断识别寄存器( IIR )
6 7中断使能寄存器( IER )
6月8日MODEM控制寄存器( MCR )
6月9日MODEM状态寄存器( MSR )
6 10暂存寄存器( SCR)
7 0并行端口
介绍
数据寄存器( DTR)
状态寄存器( STR )
控制寄存器( CTR )
增强型并行端口运行
扩展功能并行端口(ECP )
7 6 1引言
7 6 2软件操作
7 7寄存器定义
7 8软件控制数据传输(模式000
001)
7月9日的自动数据传输(模式010和011 )
7 9 1的前进方向( DCR位5
e
0)
7 9 2 ECP (正向)写周期
7月9日3反方向(第5位DCR为1 )
7 9 4 ECP (向后)读周期
7 10 FIFO测试访问(模式110 )
7月11日配置寄存器访问(模式111 )
7月12日中断产生
71
72
73
74
75
76
8 0集成驱动电子设备
接口( IDE )
8 1简介
8 2个IDE信号
9 0串行红外线接口( SIR )
10 0电气特性
10 1直流电气特性
10 2直流电气特性
10 3 AC电气特性
10 3 1 AC测试条件
10 3 2时钟时序
10 3 3微处理器的接口时序
10 3 4波特率退房时间
10 3 5发射时序
10 3 6定时接收机
10 3 7 MODEM控制时序
10 3 8 DMA时序
10 3 9复位时序
10 3 10写数据时序
10 3 11驱动控制时序
10 3 12读取数据时序
10 3 13 IDE时序
10 3 14并行端口时序
10 3 15增强型并行端口时序
10 3 16扩展功能端口时序
10 3 17 3F3读时序
4
图列表
图2-1
图2-2
图3-1
图4-1
图4-2
图5-1
图5-2
图5-3
图6-1
图6-2
图7-1
图7-2
图7-3
图7-4
图7-5
图7-6
图7-7
图8-1
图10-1
图10-2
图10-3
图10-4
图10-5
图10-6a
图10-6b
图10-6C
图10-7
图10-8
图10-9
图10-10
图10-11
图10-12
图10-13
图10-14
图10-15
图10-16
图10-17
图10-18
图10-19
图10-20
PC87334配置寄存器
PC87334四软盘驱动器电路示例
FDC功能框图
FDC命令结构
IBM垂直和ISO格式支持的格式命令
PC87334动态窗口容限性能研究
读取数据算法状态图
垂直记录硬盘读写头和预擦除头
PC87334复合串行数据
Reciever FIFO触发电平
EPP 1 7地址写
EPP 1 7地址读
EPP写有ZWS
EPP 1 9地址写
EPP 1 9地址读
ECP (正向)写周期
ECP (向后)读周期
IDE接口信号方程(非DMA )
时钟时序
微处理器读取时序
微处理器写时序
波特退房时间
发射时间
接收时序
模式接收时序
超时定时接收机
MODEM控制时序
DMA时序
复位时序
写数据时序
驱动控制时序
读数据时序
IDE时序
兼容模式并行端口中断时序
扩展模式并行端口中断时序
典型的并行端口的数据交换
增强型并行端口时序
ECP并行端口转发时序图
ECP并行端口向后时序图
3F3读时序
5
相关元器件产品Datasheet PDF文档

PC87334VLJ/PC87334VJG

SuperI/O 3.3V/5V Floppy Disk Controller Dual UARTs ... -
7 ETC

PC87334VLJ/VJG

SuperI/O 3.3V/5V Floppy Disk Controller Dual UARTs Infrared IEEE
15 ETC

PC87338

ACPI 1.0 and PC98/99 Compliant SuperI/O
82 NSC

PC87338/PC97338

ACPI 1.0 and PC97 Complaint SuperI/O
32 ETC

PC87340VUL

LAN Node Controller
30 ETC

PC87351

PC87351 PC98 and ACPI Compliant SuperI/O with System Wake-Up Control
28 NSC