MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
产品speci fi cation
PE83336
军用工作温度范围
产品说明
百富勤的PE83336是一种高性能的整数N分频PLL
能频率合成高达3.0 GHz的。该
该PE83336品牌卓越的相位噪声性能
它非常适用于崎岖的军事环境,包括:收音机
手机,雷达,航空电子,导弹,等等。
该PE83336拥有10/11双模分频器,
计数器和相位比较器,如图1所示。
计数器的值进行编程通过串行
或并行接口,也可直接硬连接。
制作百富勤的专利UTSI (超薄
硅)的CMOS工艺, PE83336 ,同时优化
对于严格的军事环境,为您提供卓越的RF
同的经济性和性能的集成在一起
传统的CMOS 。
®
3.0 GHz的整数N分频PLL的低
相位噪声应用
特点
3.0 GHz的操作
÷ 10月11日双模预分频器
内置相位检测器
串行,并行或硬连线
可编程
超低相位噪声
可提供44引脚CQFJ
图1.框图
F
in
F
in
预分频器
10 / 11
计数器
13
D(7:0)
8
SDATA
PRE_EN
M(6:0)
A(3:0)
R(3:0)
f
r
20-bit
20
LATCH
f
p
Secon-
卡里
20-bit
LATCH
20
20
20
16
探测器
PD_U
PD_D
6
6
f
c
v计数器
Peregrine半导体股份有限公司。
|
http://www.peregrine-semi.com
版权
Peregrine半导体公司2003
第14页1
PE83336
产品speci fi cation
图2.引脚配置
GND
GND
GND
ENH
V
DD
LD
R
3
R
2
R
1
R
0
fr
6
D
0
, M
0
D
1
, M
1
D
2
, M
2
D
3
, M
3
V
DD
V
DD
S_WR ,D
4
, M
4
SDATA ,D
5
, M
5
SCLK ,D
6
, M
6
FSELS ,D
7
, Pre_en
GND
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
34
33
32
31
30
29
f
c
V
DD
_f
c
PD_U
PD_D
V
DD
C
EXT
V
DD
D
OUT
V
DD
_f
p
f
p
GND
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
FSELP ,A
0
E_WR ,A
1
M2_WR ,A
2
SMODE ,A
3
BMODE
V
DD
M1_WR
A_WR
Hop_WR
F
in
F
in
44引脚CQFJ
表1.引脚说明
PIN号
(44-lead
CQFJ )
1
2
3
4
5
6
7
名字
V
DD
R
0
R
1
R
2
R
3
GND
D
0
M
0
D
1
M
1
D
2
M
2
D
3
M
3
V
DD
V
DD
S_WR
接口
模式
所有
直接
直接
直接
直接
所有
并行
直接
并行
直接
并行
直接
并行
直接
所有
所有
串行
TYPE
(注1 )
输入
输入
输入
输入
(注1 )
输入
输入
输入
输入
输入
输入
输入
输入
(注1 )
(注1 )
输入
描述
电源输入。输入范围从2.85 V至3.15 V.绕过建议。
v计数器0位( LSB ) 。
v计数器第1位。
v计数器第2位。
v计数器位3 。
地面上。
并行数据总线的位0 (LSB)。
M计数器0位( LSB ) 。
并行数据总线的第1位。
M计数器第1位。
并行数据总线的第2位。
M计数器第2位。
并行数据总线的第3位。
M计数器位3 。
相同的引脚1 。
相同的引脚1 。
串联负载使能输入。虽然S_WR为“低” , SDATA可连续计时。主
文件编号70 / 0137 〜 01A
8
9
10
11
12
13
版权
Peregrine半导体公司2003
|
UTSI
CMOS RFIC解决方案
第14页2
PE83336
产品speci fi cation
PIN号
(44-lead
CQFJ )
名字
接口
模式
TYPE
描述
寄存器数据传送到上S_WR或Hop_WR上升沿辅助寄存器。
D
4
M
4
SDATA
14
D
5
M
5
SCLK
15
D
6
M
6
FSELS
16
D
7
PRE_EN
17
GND
FSELP
A
0
并行
直接
串行
并行
直接
串行
并行
直接
串行
并行
直接
所有
并行
直接
串行
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
并行数据总线的第4位
M计数器第4位
二进制串行数据输入。输入数据输入MSB优先。
并行数据总线的第5位。
M计数器位5 。
串行时钟输入。 SDATA被计时串联成20位的主要寄存器( E_WR “低” ),或
8位增强寄存器( E_WR “高” )在SCLK的上升沿。
并行数据总线的第6位。
M计数器第6位。
选择主寄存器的内容( FSELS = 1)或辅助寄存器( FSELS = 0)为
内部计数器而在串行接口模式下的编程。
并行数据总线的第7位(MSB)。
预分频器使能,积极为“低” 。当“高” ,女
in
绕过预分频器。
地面上。
18
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
(注1 )
输入
输入
输入
输入
输入
选择主要寄存器( FSELP = 1)或仲寄存器的内容( FSELP = 0)为
内部计数器,而在并行接口模式下的编程。
A计数器0位( LSB ) 。
增强的寄存器写使能。虽然E_WR是“高” , SDATA可串行时钟
到增强寄存器在SCLK的上升沿。
增强寄存器写入。 D [ 7:0]被锁存到寄存器中的增强的上升
E_WR的边缘。
A计数器第1位。
M2写。 D [ 3:0]被锁存到主寄存器(R [5:4 ]中,M [ 8:7 ] )的上升的边缘
M2_WR.
A计数器第2位。
选择串行总线接口模式( BMODE = 0 , SMODE = 1)或并行接口模式
( BMODE = 0, SMODE = 0)。
A计数器第3位( MSB) 。
选择直接接口模式( BMODE = 1 ) 。
相同的引脚1 。
M1写。 D [ 7:0]被锁存到主寄存器( Pre_en中,M [6: 0])上的上升沿
M1_WR.
写。 D [ 7:0]被锁存到主寄存器(R [3:0 ],A [ 3 :0])上的上升沿
A_WR 。
合写。主寄存器的内容被锁存到第二寄存器
Hop_WR的上升沿。
来自VCO预分频器输入。 3.0 GHz的最高频率。
预分频器的互补输入。旁路电容应尽可能靠近
该销和串联连接有50
直接电阻器的接地平面。
地面上。
19
E_WR
并行
A
1
M2_WR
A
2
SMODE
A
3
直接
并行
直接
串行,
并行
直接
所有
所有
并行
并行
串行,
并行
所有
所有
所有
20
21
22
23
24
25
26
27
28
29
BMODE
V
DD
M1_WR
A_WR
Hop_WR
F
in
F
in
GND
Peregrine半导体股份有限公司。
|
http://www.peregrine-semi.com
版权
Peregrine半导体公司2003
第14页3
PE83336
产品speci fi cation
PIN号
(44-lead
CQFJ )
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
不适用
注1 :
名字
f
p
V
DD
-f
p
DOUT
V
DD
CEXT
V
DD
PD_D
PD_U
V
DD
-f
c
f
c
GND
GND
f
r
LD
ENH
NC
接口
模式
所有
所有
串行,
并行
所有
所有
所有
所有
所有
所有
所有
所有
所有
所有
所有
串行,
并行
所有
TYPE
描述
监测引脚主分频器的输出。交换活动可以通过禁用
增强的寄存器编程或浮或接地V
DD
引脚31 。
V
DD
适用于F
p
。可以悬空或连接到GND禁用的F
p
输出。
数据输出。通过MSEL信号和原始预分频器的输出可从DOUT
增强的寄存器编程。
相同的引脚1 。
PD_U和PD_D逻辑“非”通过在芯片上, 2 k终止
串联电阻。
连接CEXT到外部电容器将低通滤波器的输入到反相
放大器用于驱动LD 。
相同的引脚1 。
PD_D是脉冲下来当f
p
导致˚F
c
.
PD_U是脉冲下来当f
c
导致˚F
p
.
产量
(注1 )
产量
(注1 )
产量
(注1 )
产量
(注1 )
产量
V
DD
适用于F
c
可以悬空或连接到GND禁用的F
c
输出。
监控引脚,以供参考分频器的输出。交换活动可以通过禁用
增强的寄存器编程或浮或接地V
DD
引脚38 。
地面上。
地面上。
输入
产量
输入
参考频率输入。
锁定检测和CEXT的开漏逻辑反转。当环路处于锁定状态, LD高
阻抗,否则LD是一个逻辑低电平( “0”) 。
增强模式。当置为低电平( “0”) ,增强的寄存器位功能。
无连接。
所有V
DD
引脚由二极管连接的,并且必须具有相同的正电压电平来提供。
V
DD
-f
p
和V
DD
-f
p
用于将F电源
p
和f
c
输出,也可以悬空或连接到GND禁用的F
p
和f
c
输出。
所有数字输入引脚都有为70K
下拉电阻接地。
注2 :
版权
Peregrine半导体公司2003
文件编号70 / 0137 〜 01A
|
UTSI
CMOS RFIC解决方案
第14页4
PE83336
产品speci fi cation
表2.绝对最大额定值
符号
V
DD
V
I
I
I
I
O
T
英镑
静电放电( ESD )注意事项
最大
4.0
V
DD
+ 0.3
+10
+10
150
参数/条件
电源电压
在任何输入电压
DC到任何输入
DC到任何输出
储存温度
范围
-0.3
-0.3
-10
-10
-65
单位
V
V
mA
mA
°
C
在处理这
UTSI
设备,观察
你将与其他使用相同的注意事项
ESD敏感设备。虽然这个设备
包含电路,以保护其免受损坏,由于
ESD ,应采取预防措施,以避免
超过表4规定的额定值。
闭锁避免
与传统的CMOS器件,
UTSI
设备是免疫的闩锁。
®
®
表3.工作额定值
符号
V
DD
T
A
CMOS
参数/条件
电源电压
工作环境
温度范围
2.85
-55
最大
3.15
125
单位
V
°
C
表4. ESD额定值
符号
V
ESD
参数/条件
静电放电电压(人体
模型)
水平
1000
单位
V
注1 :
周期性采样,而不是100 %测试。每MIL-进行测试
STD- 883 , M3015 C2
Peregrine半导体股份有限公司。
|
http://www.peregrine-semi.com
版权
Peregrine半导体公司2003
第14页5
相关元器件产品Datasheet PDF文档

83336-21

3.0 GHz Integer-N PLL for Low Phase Noise Applications
暂无信息
18 PEREGRINE

83336-21

3.0 GHz Integer-N PLL for Low Phase Noise Applications
暂无信息
20 PEREGRINE

83336-22

3.0 GHz Integer-N PLL for Low Phase Noise Applications
暂无信息
32 PEREGRINE

83336-22

3.0 GHz Integer-N PLL for Low Phase Noise Applications
暂无信息
29 PEREGRINE

8334

LED SPACER MOUNTS
暂无信息
17 ETC

8334

LED SPACER MOUNTS
暂无信息
41 ETC
    83336-00
    应用领域和描述

    3.0 GHz Integer-N PLL for Low Phase Noise Applications
    3.0 GHz的整数N分频PLL的低相位噪声应用

    总14页 (277K) PEREGRINE SEMICONDUCTOR CORP.
    PEREGRINE SEMICONDUCTOR CORP.
    第一页预览: