MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
集成电路
数据表
74ALVCH16543
16位D型注册
收发器;三态
产品speci fi cation
取代1998年的数据08月31日
在集成电路, IC24文件
1999年11月23日
飞利浦半导体
产品speci fi cation
16位D型注册收发信机;三态
特点
按照JEDEC标准8-1A无
CMOS低功耗
直接接口与TTL电平
MULTIBYTE ™流通引脚输出架构
16位收发器和D型锁存器
结合了16245和16373型功能于一体的芯片
背到背寄存器存储
输出驱动能力50
在85传输线
°C
每个方向的数据溢流单独控制
所有的数据输入有总线保持
公交三态非反相输出导向
应用
电流驱动
±24
毫安时3.0V。
描述
该74ALVCH16543是一个双八进制登记收发器。
每部分包含两组D型锁存器,用于
在任一方向的数据流的临时存储。
功能表
见注1 。
输入
输出
诺埃
XX
H
X
L
L
L
L
L
L
L
1. XX = AB为A到B的方向, BA为B对A的方向;
H =高电压电平; L =低电压电平;
nE
XX
X
H
L
L
L
L
L
NLE
XX
X
X
L
L
L
L
H
nB
n
,NA
n
X
X
h
l
h
l
H
L
X
Z
Z
Z
Z
H
L
H
L
NC
74ALVCH16543
独立的锁存使能(NLE
AB
, NLE
BA
)和输出使能
( NOE
AB
, NOE
BA
提供给每个寄存器)的输入
在数据的两个方向上允许独立控制
流动。
在' 16543 '包含两个部分,每个部分包括两个
台八D型锁存器具有独立的输入和
控制每个组。对于数据从A流向B,为
例如, A到B能( NE
AB
,其中n等于1或2 )
输入必须为低电平,以便从nA的输入数据
0
7
,
或采取从NB数据
0
以NB
7
,如在功能指示
表。随着NE
AB
低,在A到B锁存低电平信号
启用(NLE
AB
)输入使得A到B锁存器
透明的;的后续低到高的转变
NLE
AB
信号存储的数据进入锁存器。随着NE
AB
和NOE
AB
都为低时,三态B输出缓冲器是
活性并在所述输出显示数据本
一个锁存器。同样, NE
BA
, NLE
BA
和NOE
BA
信号的
控制从B到A的数据流。
有源总线保持电路提供给持有未使用或
漂浮的数据输入在一个有效的逻辑电平。
状态
残疾人和锁存器
锁存器和显示
透明
HOLD
H =高电平状态,必须存在一个建立时间NLE的低到高的转变之前,
AB
, NLE
BA
, NE
AB
或NE
BA
;
L =低电平状态,必须存在一个建立时间NLE的低到高的转变之前,
AB
, NLE
BA
, NE
AB
或NE
BA
;
X =不关心; NC =无变化;
=低到高的层次过渡;
Z =高阻关断状态。
1999年11月23日
2
飞利浦半导体
产品speci fi cation
16位D型注册收发信机;三态
快速参考数据
地面= 0;牛逼
AMB
= 25
°C;
t
r
= t
f
= 2.5纳秒
符号
t
PHL
/t
PLH
C
I
C
PD
参数
传播延迟nA的
n
, NB
n
以NB
n
,NA
n
输入电容
每个锁存器的功率耗散电容
注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗(P
D
in
µW).
P
D
= C
PD
×
V
CC2
×
f
i
+
Σ
(C
L
×
V
CC2
×
f
o
)其中:
f
i
=以MHz输入频率;
C
L
=以pF输出负载电容;
f
o
=以MHz输出频率;
V
CC
=伏特的供电电压;
Σ
(C
L
×
V
CC2
×
f
o
) =产出的总和。
2.条件为V
I
= GND到V
CC
.
订购信息
北外
AMERICA
74ALVCH16543DGG
钉扎
1和28
2和27
3 26
4 , 11 , 18 , 25 , 32 , 39 , 46和53
5,6, 8,9, 10,12, 13和14中
7 , 22 , 35和50
15 , 16 , 17 , 19 , 20 , 21 , 23和24
29和56
30和55
31和54
33 , 34 , 36 , 37 , 38 , 40 , 41和42
43 , 44 , 45 , 47 , 48 , 49 , 51和52
符号
1OE
AB
, 2OE
AB
1LE
AB
, 2LE
AB
1E
AB
, 2E
AB
GND
1A
0
为1A
7
V
CC
2A
0
到2A
7
2OE
BA
,图10E
BA
2LE
BA
, 1LE
AB
2E
BA
, 1E
BA
2B
7
为2B
0
1B
7
为1B
0
AMERICA
ACH16543 DGG
温度
范围
−40
+85
°C
引脚
56
TSSOP
44
14
条件
C
L
= 50 pF的;
V
CC
= 3.3 V
3.8
4.0
74ALVCH16543
典型
ns
pF
pF
pF
单位
材料
塑料
CODE
SOT364-1
描述
输出使能A到B的寄存器1或2
锁存使能A到B的寄存器1或2
A到B启用寄存器1或2
接地( 0 V )
数据输入/输出
直流电源电压
数据输入/输出
输出使能的B-to -A的寄存器1或2
锁存使能的B-to -A的寄存器1或2
B对A使能寄存器为1或2
数据输入/输出
数据输入/输出
1999年11月23日
3
飞利浦半导体
产品speci fi cation
16位D型注册收发信机;三态
74ALVCH16543
手册, halfpage
1OEAB
1LEAB
1EAB
GND
1A0
1A1
VCC
1A2
1A3
1
2
3
4
5
6
7
8
9
56 1OEBA
55 1LEBA
手册, halfpage
54 1EBA
53 GND
52 1B0
51 1B1
50的Vcc
49 1B2
48 1B3
47 1B4
46 GND
45 1B5
44 1B6
43 1B7
数据
输入
VCC
内部电路
MNA300
1A4 10
GND 11
1A5 12
1A6 13
1A7 14
16543
2A0 15
2A1 16
2A2 17
GND 18
2A3 19
2A4 20
2A5 21
VCC 22
2A6 23
2A7 24
GND 25
2EAB 26
2LEAB 27
2OEAB 28
MNA297
42 2B0
41 2B1
40 2B2
39 GND
38 2B3
37 2B4
36 2B5
35的Vcc
34 2B6
33 2B7
32 GND
31 2EBA
30 2LEBA
29 2OEBA
图2总线保持电路。
Fig.1引脚配置。
1999年11月23日
4
飞利浦半导体
产品speci fi cation
16位D型注册收发信机;三态
74ALVCH16543
手册,全页宽
5
6
8
9
10
12
13
14
1A0
1A1
1A2
1A3
1A4
1A5
1A6
1A7
1B0
1B1
1B2
1B3
1B4
1B5
1B6
1B7
52
51
49
48
47
45
44
43
15
16
17
19
20
21
23
24
2A0
2A1
2A2
2A3
2A4
2A5
2A6
2A7
2B0
2B1
2B2
2B3
2B4
2B5
2B6
2B7
42
41
40
38
37
36
34
33
56
1
3
54
2
55
1OEBA
1OEAB
1EAB
1EBA
1LEAB
1LEBA
29
28
26
31
27
30
2OEBA
2OEAB
2EAB
2EBA
2LEAB
2LEBA
MNA298
图3逻辑符号。
手册,全页宽
56
54
55
1
3
2
1EN3
G1
1C5
2EN4
G2
2C6
52
51
49
48
47
45
44
43
29
28
30
31
27
26
EN7 [ BA ]
EN8 [AB]
C9
G10
C11
G12
42
41
40
38
37
36
34
33
MNA299
5
6
8
9
10
12
13
14
3
6D
5D
4
15
16
17
19
20
21
23
24
9
12D
11D
10
图4 IEC逻辑符号。
1999年11月23日
5
相关元器件产品Datasheet PDF文档

ACH16600DGG

IC ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56, PLASTIC, SOT-364, TSSOP2-56, Bus Driver/Transceiver
0 PHILIPS

ACH16600DGG-T

IC ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56, PLASTIC, SOT-364, TSSOP2-56, Bus Driver/Transceiver
0 PHILIPS

ACH16646DGG

16-bit bus transceiver/register 3-State
18 PHILIPS

ACH16652DGG

16-bit transceiver/register with dual enable; 3-state
22 PHILIPS

ACH16821DGG

20-bit bus-interface D-type flip-flop; positive-edge trigger 3-State
17 PHILIPS

ACH16821DL

20-bit bus-interface D-type flip-flop; positive-edge trigger 3-State
15 PHILIPS
    ACH16543DGG
    应用领域和描述

    16-bit D-type registered transceiver; 3-state
    16位D型注册收发信机;三态

    总20页 (93K) NXP SEMICONDUCTORS
    NXP SEMICONDUCTORS
    第一页预览: