MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
集成电路
74ALS573B/74ALS574A
锁存触发器
产品speci fi cation
IC05数据手册
1991年2月08日
飞利浦
半导体
飞利浦半导体
产品speci fi cation
锁存器/触发器
74ALS573B
74ALS574A
特点
74ALS573B/74ALS574A
八路透明锁存器(三态)
八D触发器(三态)
它是一个8位的边沿触发的寄存器耦合到八个三态输出
缓冲区。该装置的两部分可以独立控制
由时钟(CP)和输出使能(OE )的控制栅极。
该寄存器被完全边沿触发。 D输入的状态, 1
低到高时钟转换之前设定的时间转移到
相应的触发器的Q输出端。
低电平有效输出使能( OE )控制所有八个三态缓冲器
独立的锁存操作。当OE是低电平,锁存或
透明数据出现在输出端。
当OE为高电平时,输出处于高阻抗“关”状态,
这意味着,他们既不会开车,也没有装载车。
典型
传播
延迟
5.0ns
6.0ns
典型
电源电流
(总)
12mA
15mA
74ALS573B是74ALS373宽边的引脚版本
74ALS574A是74ALS374宽边的引脚版本
在包的两侧输入和输出允许容易
接口微处理器
可用作输入或输出端口,用于微处理器
总线接口3态输出
常见的输出使能
74ALS563A和74ALS564A是一个反相版本74ALS573B的
分别74ALS574A
描述
该74ALS573B是一个八进制透明锁存器耦合到8
三态输出设备。该装置的两部分被控制
独立地通过使(E)和输出使能(OE )的控制栅极。
该74ALS573B在功能上等同于74ALS373但是具有
宽边的引脚配置,以方便PC板布局和
让简单的接口与微处理器。
在D输入端的数据被传输到锁存器的输出,当
启用( E)输入为高。闩锁保持透明的数据
输入而E为高,并且存储该存在一个设置的数据
时间前高至低使过渡。
该74ALS574A在功能上等同于74ALS374但是具有
宽边的引脚配置,以方便PC板布局和
让简单的接口与微处理器。
TYPE
74ALS573B
74ALS574A
订购信息
订货编号
描述
20引脚塑料DIP
20引脚塑料溶胶
20引脚塑封SSOP
II型
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
74ALS573BN , 74ALS574AN
74ALS573BD , 74ALS574AD
74ALS573BDB,
74ALS574ADB
制图
SOT146-1
SOT163-1
SOT339-1
输入和输出负载和扇出表
引脚
D0 – D7
E( 74ALS573B )
OE
CP ( 74ALS574A )
Q0 – Q7
数据输入
锁存使能输入
输出使能输入(低电平有效)
时钟脉冲输入端(上升沿)
数据输出
描述
74ALS ( U.L. )
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/2.0
130/240
负载值
HIGH / LOW
20µA/0.2mA
20µA/0.1mA
20µA/0.1mA
20µA/0.2mA
2.6mA/24mA
注意:
一( 1.0 ) ALS单位负载的定义为: 20μA的高状态, 0.1毫安在低状态。
1991年2月08日
2
853–1307 01670
飞利浦半导体
产品speci fi cation
锁存器/触发器
74ALS573B/74ALS574A
引脚配置 - 74ALS573B
OE 1
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
E
引脚配置 - 74ALS574A
OE 1
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CP
GND 10
GND 10
SF01073
SF01074
逻辑符号 - 74ALS573B
2
3
4
5
6
7
8
9
逻辑符号 - 74ALS574A
3
4
5
6
7
8
9
2
D0
11
E
D1
D2
D3
D4
D5
D6
D7
11
CP
D0
D1
D2
D3
D4
D5
D6
D7
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
19
V
CC
= 20针
= GND引脚10
18
17
16
15
14
13
12
V
CC
= 20针
= GND引脚10
19
18
17
16
15
14
13
12
SF01075
SF01076
IEC / IEEE符号 - 74ALS573B
1
11
EN1
EN2
19
18
17
16
15
14
13
12
IEC / IEEE符号 - 74ALS574A
1
11
EN1
C2
19
18
17
16
15
14
13
12
2
3
4
5
6
7
8
9
2D
1
2
3
4
5
6
7
8
9
2D
1
SF01077
SF01078
1991年2月08日
3
飞利浦半导体
产品speci fi cation
锁存器/触发器
74ALS573B/74ALS574A
逻辑图 - 74ALS573B
D0
2
D
E
E
11
D1
3
D
E
D2
4
D
E
D3
5
D
E
D4
6
D
E
D5
7
D
E
D6
8
D
E
D7
9
D
E
Q
Q
Q
Q
Q
Q
Q
Q
OE
1
19
18
Q1
17
Q2
16
Q3
15
Q4
14
Q5
13
Q6
12
Q7
V
CC
= 20 PIN
= GND引脚10
Q0
SC00109
功能表 - 74ALS573B
输入
OE
L
L
L
L
L
H
H
H =
h =
L =
l =
NC =
X =
Z =
=
E
H
H
L
L
H
Dn
L
H
l
h
X
X
Dn
输出
注册
L
H
L
H
NC
NC
Dn
国内
Q0 – Q7
L
H
L
H
NC
Z
Z
禁止输出,
锁存器和寄存器读
HOLD
启用和读取寄存器
经营模式
高电压电平
高邦必须存在一个设置时间之前高至低使过渡
低电压电平
低状态必须出现一次设定时间前高至低使过渡
没有变化
不在乎
高阻抗“关闭”状态
高到低使过渡
逻辑图 - 74ALS574A
D0
2
D
CP Q
CP
11
D1
3
D
CP Q
D2
4
D
CP Q
D3
5
D
CP Q
D4
6
D
CP Q
D5
7
D
CP Q
D6
8
D
CP Q
D7
9
D
CP Q
OE
V
CC
= 20 PIN
= GND引脚10
1
19
Q0
18
Q1
17
Q2
16
Q3
15
Q4
14
Q5
13
Q6
12
Q7
SC00110
1991年2月08日
4
飞利浦半导体
产品speci fi cation
锁存器/触发器
74ALS573B/74ALS574A
功能表 - 74ALS574A
输入
OE
L
L
L
H
H
H =
h =
L =
l =
NC =
X =
Z =
=
=
CP
Dn
l
h
X
X
Dn
输出
注册
L
H
NC
NC
Dn
国内
Q0 – Q7
L
H
NC
Z
Z
禁止输出,
锁存器和寄存器读
HOLD
经营模式
高电压电平
高邦必须存在一个设置时间低到高时钟跳变前
低电压电平
低状态必须出现一次装夹时间低到高时钟跳变前
没有变化
不在乎
高阻抗“关闭”状态
低到高时钟转换
没有低到高时钟跳变
绝对最大额定值
(操作超越极限列于该表中,可能会损害设备的使用寿命。
除非另有说明,这些限制在工作自由空气的温度范围内。 )
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
存储温度范围
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5
-0.5到V
CC
48
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
推荐工作条件
范围
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
4.5
2.0
0.8
–18
–2.6
24
+70
5.0
最大
5.5
V
V
V
mA
mA
mA
°C
单位
1991年2月08日
5
相关元器件产品Datasheet PDF文档

N74ALS574AD-T

Octal D-Type Flip-Flop
23 icpdf_datashe

N74ALS574AN-B

Octal D-Type Flip-Flop
27 icpdf_datashe

N74ALS620A-1D

Single 8-Bit Inverting Bus Transceiver
12 icpdf_datashe

N74ALS620A-1D-T

Single 8-Bit Inverting Bus Transceiver
9 icpdf_datashe

N74ALS620A-1N

Single 8-Bit Inverting Bus Transceiver
11 icpdf_datashe