MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
2007年3月
HYB25D256[40/80/16]0CE(L)
HYB25D256[40/80/16]0C[T/C/F]
HYI25D256[80/16]0C[C/E/F/T]
256 - Mbit的双数据速率SDRAM
DDR SDRAM
符合RoHS或含铅
互联网数据表
修订版2.3
互联网数据表
HY[B/I]25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
HYB25D256 [ 40/80/16 ] 0CE (L ) , HYB25D256 [ 40/80/16 ] 0C [T / C / F] , HYI25D256 [十六分之八十〇 ] 0C [C / E / F / T]
修订历史: 2007-03 ,修订版2.3
页面
所有
17
72
85, 86
科目(自上次调整的重大变化)
改编网络版
更正表7模式寄存器定义
改变了1.1毫安到1.5毫安低功耗
改变球的大小从0.460毫米到0.450毫米
上一个版本: 2007-01 , 2.2版
我们倾听您的意见
你觉得本文件中的任何信息是错误的,不明确或缺少呢?
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议(包括参照本文档) :
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
03062006-8CCM-VPUW
2
互联网数据表
HY[B/I]25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
1
1.1
概观
特点
自动预充电选项为每个突发访问
自动刷新和自刷新模式
RAS-锁定支持
t
RAP
=
t
RCD
7.8
µs
最大平均周期刷新间隔
2.5 V ( SSTL_2兼容)I / O
V
DDQ
= 2.5 V
±
0.2 V ( DDR200 , DDR266 , DDR333 ) ;
V
DDQ
= 2.6 V
±
0.1 V( DDR400 )
V
DD
= 2.5 V
±
0.2 V ( DDR200 , DDR266 , DDR333 ) ;
V
DD
= 2.6 V
±
0.1 V( DDR400 )
标准温度范围( 0
°C
- +70
°C)
或工业
温度范围( -40
°C
- +85
°C)
P- TFBGA - 60-12包3无人区行
(8
×
12 mm
2
)
P- TSOPII - 66封装
RoHS指令
1)
符合标准的产品类型可(绿色产品)
本章列出的产品系列HY的所有主要特征[B / I] 25D256 [ 16/40/80 ] 0C [E / C / F / T] ( L)和订购信息。
•双数据速率的架构:每个时钟两种数据传输
周期
•双向数据选通( DQS)发送和
与数据接收,以便在在捕获数据被用于
接收器
• DQS是边沿对齐的数据进行读取和为中心 -
与写入的数据一致
•差分时钟输入( CK和CK )
•四个内部银行的并发操作
•数据掩模(DM)写入数据
• DLL对齐DQ和DQS转换与CK转换
•进入每个积极的CK边缘的命令;数据和
数据掩码参考DQS的两个边缘
•突发长度:2, 4或8个
• CAS延迟: 1.5 ( DDR200只) , 2 , 2.5 , 3
表1
-5的性能, -6和-7
产品型号代码的运行速度
速度等级
马克斯。时钟
频率
部件
@CL3
@CL2.5
@CL2
–5
DDR400B
–6
DDR333B
166
166
133
–7
DDR266A
143
133
单位
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
1 )符合RoHS产品:使用某些有害物质指令(RoHS )的电气和电子设备中限制的定义
在指令2002/95 /由27理事会,欧洲议会和2003年1月发行的这些物质包括汞EC ,
铅,镉,六价铬,多溴联苯和多溴联苯醚。
修订版2.3 , 2007-03
03062006-8CCM-VPUW
3
互联网数据表
HY[B/I]25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
1.2
描述
DQS ,以及对照的两个边缘。读取和写入
访问到DDR SDRAM是迸发导向;访问
开始在一个选定的位置,并继续进行编程
在编程顺序位置号。访问
首先激活命令的登记,这是
然后是读或写命令。地址位
与ACTIVE命令注册重合用于
选择银行和行进行访问。地址位
在读或写命令被注册重合
用于选择银行和起始列位置
突发的访问。
在DDR SDRAM提供了可编程的读或写
2 ,4或8的位置突发长度。在自动预充电
功能可被使能,以提供一个自定时排
预充电时的突发访问结束时启动的。如
与标准的SDRAM中,流水线,多组结构
的DDR SDRAM的允许并发操作,从而
通过隐藏行预充电,提供高效的带宽
和激活时间。
自动刷新模式以及一个省电设置
掉电模式。所有的输入与SSTL_2兼容。所有
输出SSTL_2 , II级兼容。
注意:所描述的功能和定时
包含在此数据表规格为
DLL中启用的操作模式。
在256兆位双数据速率SDRAM的是一个高速
的CMOS,包含动态随机存取存储器
268435456位。它在内部配置为四银行
DRAM 。
256 Mbit的双数据速率SDRAM采用的是双
数据速率的体系结构来实现高速操作。该
双倍数据速率的体系结构本质上是一个的2n预取
建筑与设计为传输两个数据接口
每个时钟周期的话在I / O引脚。一个单一的读或写
ACCESS
256 Mbit的双数据速率SDRAM
有效地由一个单一的2n位的宽,一个时钟周期
在内部DRAM芯和2的数据传输
对应的n比特宽的二分之一时钟周期的数据传输
在I / O引脚。
双向数据选通( DQS )是外部发送。
与数据一起,用于在接收器中的数据采集应用。 DQS
由DDR SDRAM中读取一个闸门和传输
通过在写入内存控制器。 DQS是边沿对齐
与读取和中心对齐进行写入数据。
256 Mbit的双数据速率SDRAM从工作
差分时钟( CK和CK , CK的路口去HIGH
和CK变低被称为CK的上升沿) 。
命令(地址和控制信号)被登记在
CK的每个上升沿。输入数据被登记在两个
DQS的边缘,和输出数据被引用到的两个边缘
修订版2.3 , 2007-03
03062006-8CCM-VPUW
4
互联网数据表
HY[B/I]25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit的双数据速率SDRAM
表2
对于无铅产品订购信息(符合RoHS )
产品类型
1)
组织CAS- RCD -RP
潜伏期
2.5-3-3
3-3-3
2.5-3-3
时钟频率(MHz )速度
标准温度范围( 0
°C
- +70
°C)
HYB25D256800CE–5A
×8
HYB25D256160CE–5A
×16
HYB25D256800CE–5
HYB25D256160CE–5
HYB25D256800CE–6
HYB25D256160CE–6
HYB25D256400CE–7
HYB25D256400CF–5
HYB25D256800CF–5
HYB25D256160CF–5
HYB25D256400CF–6
HYB25D256800CF–6
HYB25D256160CF–6
HYI25D256800CE–5
HYI25D256160CE–5
HYI25D256800CE–6
HYI25D256160CE–6
HYI25D256800CF–5
HYI25D256160CF–5
HYI25D256800CF–6
HYI25D256160CF–6
×8
×16
×8
×16
×4
×4
×8
×16
×4
×8
×16
×8
×16
×8
×16
×8
×16
×8
×16
2.5-3-3
166
DDR333
3-3-3
200
DDR400A PG- TFBGA -60
2.5-3-3
166
DDR333
3-3-3
200
DDR400B PG- TSOPII -66
2.5-3-3
166
DDR333
3-3-3
143
200
DDR266A
DDR400A PG- TFBGA -60
166
DDR333
200
DDR400B
200
DDR400A PG- TSOPII -66
HYB25D256800CEL–6
×8
HYB25D256160CEL–6
×16
工业级温度范围(-40
°C
- +85 °C)
修订版2.3 , 2007-03
03062006-8CCM-VPUW
5
相关元器件产品Datasheet PDF文档