MAX34334CSE 第1页-第5页 PDF中文翻译页面详情预览
初步
FM25L04B
4KB的串行3V F-RAM存储器
特点
4K位非易失性铁电RAM
组织成512× 8位
高耐用性100万亿美元( 10
14
)读/写操作
38年的数据保存(
@
+75ºC)
无需等待的写入™
先进的高可靠性铁电工艺
非常快的串行外设接口 - SPI
高达20MHz的频率
直接硬件替代EEPROM
SPI模式0 & 3 ( CPOL , CPHA = 0,0 & 1,1 )
先进的写保护方案
硬件保护
软件保护
低功耗
低工作电压2.7-3.6V
200
µA
工作电流( 1兆赫)
3
µA
( TYP。)待机电流
行业标准配置
工业级温度-40 ° C至+ 85°C
8引脚“绿色” / RoHS指令的SOIC封装和TDFN封装
描述
该FM25L04B是4千位的非易失性存储器
采用先进的铁电工艺。一
铁电随机存取存储器或F -RAM是
非易失性和执行读取和写入像
内存。它提供了可靠的数据保留38年
同时消除了复杂性,开销,并且
所造成的系统级可靠性问题
EEPROM和其它非易失性存储器。
该FM25L04B执行写操作,在公交车
速度。没有写入延迟发生。数据被写入到
存储器阵列后立即每字节有
被转移到该设备。下一个总线周期
可以开始,而不需要对数据进行轮询。
该FM25L04B能够支持10
14
读/写周期或一百万次以上的写入
环比EEPROM 。
这些功能使得FM25L04B理想
需要频繁的非易失性存储器应用
或快速写入或低功耗操作。示例
范围内的数据的收集,在那里数
写周期可能是至关重要的,要求苛刻的工业
控制在EEPROM的写入长的时间可以
导致数据丢失。
该FM25L04B提供了实实在在的好处给用户
串行EEPROM作为硬件停靠
更换。该FM25L04B使用高速
SPI总线,这增强了高速写入
能力
of
F-RAM
技术。
设备
规格保证在工业
温度范围-40C至+ 85C的。
引脚配置
CS
SO
WP
VSS
1
2
3
4
8
7
6
5
VDD
HOLD
SCK
SI
顶视图
/ CS
SO
/ WP
VSS
1
2
3
4
8
7
6
5
VDD
/ HOLD
SCK
SI
引脚名称
/ CS
/ WP
/ HOLD
SCK
SI
SO
VDD
VSS
功能
芯片选择
写保护
HOLD
串行时钟
串行数据输入
串行数据输出
电源电压
订购信息
FM25L04B-G
FM25L04B-GTR
FM25L04B-DG
FM25L04B-DGTR
“绿色” / RoHS指令的8引脚SOIC
“绿色” / RoHS指令的8引脚SOIC ,
磁带&卷轴
“绿色” / RoHS指令的8引脚TDFN
“绿色” / RoHS指令的8引脚TDFN封装,
磁带&卷轴
这是一个已经固定的目标规格,但受产品
改变正在申请鉴定的结果。
Ramtron的国际公司
1850 Ramtron的驱动器,科罗拉多斯普林斯,CO 80921
( 800 ) 545 -F -RAM , ( 719 ) 481-7000
www.ramtron.com
修订版1.3
2011年2月
第14页1
FM25L04B - 4K位SPI 3V F-RAM
WP
CS
HOLD
SCK
指令译码
时钟发生器
控制逻辑
写保护
64 x 64
FRAM阵列
指令寄存器
地址寄存器
计数器
SI
9
8
数据I / O寄存器
3
非易失性状态
注册
SO
图1.框图
引脚说明
引脚名称
/ CS
I / O
输入
描述
片选:此低电平输入激活的设备。当高,器件进入
低功耗待机模式,忽略了其他的投入,以及所有输出三态。当
低电平时,器件内部激活SCK信号。在/ CS的下降沿必须发生
之前,每个操作码。
串行时钟:所有的I / O活动的同步串行时钟。输入锁存
在下降沿的上升沿和输出发生。由于该设备是静止的,则
时钟频率可以是0和20 MHz之间的任何值,并且可以在被中断
任何时间。
持有:在/ HOLD引脚用于当主机CPU必须中断存储操作
另一项任务。当/ HOLD为低电平,当前操作被暂停。该装置
忽略在SCK或/ CS任何过渡。上/ HOLD所有过渡必须发生在
SCK为低。
写保护:该低电平有效销防止写操作的存储器阵列或
状态寄存器。写保护的完整解释如下。
串行输入:所有的数据输入到该引脚上的设备。该引脚被采样到
上升SCK的边缘,在其他时间被忽略。它应该总是​​被驱动为有效的
逻辑电平,以满足国际直拨规格。
* SI可以被连接到的SO为单个引脚的数据接口。
串行输出:这是数据输出引脚。在读它的驱动并保持三
在其他时间,包括时/ HOLD低说明。数据转换是在驱动
串行时钟的下降沿。
* SO可以被连接到的SI为单个引脚的数据接口。
电源( 2.7V至3.6V )
SCK
输入
/ HOLD
输入
/ WP
SI
输入
输入
SO
产量
VDD
VSS
供应
供应
修订版1.3
2011年2月
第14页2
FM25L04B - 4K位SPI 3V F-RAM
概观
该FM25L04B是一个串行F-RAM存储器。该
存储阵列在逻辑上组织成512 ×8 ,是
使用行业标准串行外设访问
接口或SPI总线。在F-的功能操作
RAM是类似于串行EEPROM 。主要
该FM25L04B和串行之间差
EEPROM具有相同的引脚是F -RAM的
优越的写入性能和功耗。
到主机的高性能的串行通信
微控制器。许多常见的微控制器
有硬件SPI端口,允许直接接口。
这是很简单的使用普通模拟端口
端口引脚微控制器没有。该
FM25L04B工作在SPI模式0和3 。
SPI接口使用一共有四个引脚时钟,
数据输入,数据输出和片选。一个典型的系统
配置使用的一个或多个FM25L04B设备
与微控制器具有专门的SPI端口,
作为图2示出。此外,时钟,输入数据,
和数据输出引脚是所有设备中常见的。
片选和HOLD引脚必须驱动
分别为每个FM25L04B设备。
对于微控制器不具有专用的SPI总线,一个
通用端口都可以使用。为了减少
控制器上的硬件资源,所以能够
连接两个数据引脚( SI , SO )一起打领带
关(高)的/ HOLD引脚。图3示出
仅使用三个管脚配置。
协议概述
SPI接口是一个同步串行接口
利用时钟和数据引脚。它的目的是支持
在总线上的多个设备。每一个设备被激活
使用片选。当片选是通过激活
总线主机时, FM25L04B将开始监测
的时钟线和数据线。之间的关系
落下的/ CS边缘,时钟和数据是通过口授
在SPI模式。该设备将作出裁决
在每个芯片的下降沿的SPI模式的
选择。而有四个这样的模式,该
FM25L04B支持模式0,1和3中。图4示出了
为模式0和3所要求的信号的关系。
对于这两种模式下,数据被移入FM25L04B
在SCK和数据的上升沿,预计对
第一个上升沿后/ CS变为有效。如果时钟
开始从高状态,它将落在之前开始
为了创建的第一个上升沿的数据传输。
SPI协议是由操作码控制。这些
操作码中指定的命令的设备。后
/ CS被激活从总线传输的第一个字节
主是操作码。下面的操作码,任何
地址和数据,然后转移。需要注意的是
WREN和WRDI操作码都没有的命令
随后的数据传输。
重要提示: / CS必须经过变为无效(高)
操作完成后和一个新的操作码之前
能够被发出。有一个有效的操作码每次只
活跃的片选。
内存架构
当访问FM25L04B ,用户地址
512位置,每行8个数据位。这些数据位是
串行移位。该地址被使用访问
SPI协议,它包括一个芯片选择(容许
总线上的多个设备) ,一个操作码和一个
地址。高地址位被包含在了选购
代码。 9位的完整地址指定每个
独特的字节地址。
在FM25L04B的大部分功能要么是
通过SPI接口或控制的处理
自动通过板上的电路。的存取时间
对于存储器操作基本上是零,超越
所需要的串行协议时间。即,在
存储器读出或写入的SPI总线的速度。
不象一个EEPROM ,它是没有必要的轮询
设备的就绪状态,因为写操作发生在公交车
速度。因此,在一次新的总线事务可以
移入装置中,写操作将是
完整的。此作更详细的说明
接口部分。
用户希望从几个明显的系统优势
由于其快速的写入周期和高的FM25L04B
耐力与EEPROM相比。此外
也有不太明显的好处。例如
在高噪声的环境中,在快速的写操作
不易受腐败比EEPROM
因为它是很快完成。与此相反,一个
EEPROM需要毫秒写的是
容易受到噪声中多循环。
注意, FM25L04B不包含功率
不是一个简单的内部其它管理电路
上电复位。这是用户的责任
确保V
DD
是数据表的公差范围内
防止不正确的操作。建议
该部分不掉电带芯片
启用活动。
串行外设接口 - SPI总线
该FM25L04B采用串行外设
接口(SPI)总线。它被指定的速度进行操作
高达20MHz 。这种高速串行总线提供
修订版1.3
2011年2月
第14页3
FM25L04B - 4K位SPI 3V F-RAM
SCK
MOSI
MISO
SO
SPI
微控制器
SI
SCK
SO
SI SCK
FM25L04B
CS
SS1
SS2
HOLD1
HOLD2
HOLD
FM25L04B
CS
HOLD
MOSI :主出从入
MISO :主入从出
SS :从机选择
图2.系统配置与SPI端口
没有SPI接口图3.系统配置
SPI模式0 : CPOL = 0 , CPHA = 0
7
6
5
4
3
2
1
0
SPI模式3 : CPOL = 1 , CPHA = 1
7
6
5
4
3
2
1
0
图4. SPI模式0 & 3
修订版1.3
2011年2月
第14页4
FM25L04B - 4K位SPI 3V F-RAM
数据传输
所有的数据传输和从FM25L04B发生
在8位组。它们是同步的时钟
信号(SCK) ,以及它们传送最显著位
( MSB)在前。串行输入已注册的上升
SCK的边缘。输出与驱动落下
SCK的边缘。
命令结构
有六个命令称为操作码,可以是
总线主机到FM25L04B发行。他们是
在下表中列出。这些操作码控制
功能的内存中执行。它们可以是
分为三类。第一,有
有没有后续操作的命令。他们
执行单一功能,如允许写入
操作。第二后跟1的命令
字节,或进或出。他们的工作状态
注册。第三组包括用于命令
随后地址和一个或存储器事务
多字节的数据。
表1.操作码指令
名字
描述
设置写使能锁存
雷恩
写禁止
WRDI
读状态寄存器
RDSR
写状态寄存器
WRSR
读取内存数据
写存储器数据
雷恩 - 将写使能锁存
该FM25L04B将启动禁用写入。
该WREN命令之前,必须出具任何
写操作。发送WREN操作码会
允许用户发出随后的操作代码为
写操作。这些措施包括写作状态
注册并写入内存。
发送WREN操作码引起的内部
写使能锁存器进行设置。在状态标志位
注册名为WEL ,表示锁存器的状态。
WEL = 1表示写操作是允许的。
试图写入的状态WEL位
寄存器没有影响。完成任何写操作
操作将自动清除写入启用
锁存器并防止进一步的写入,而不另
WREN命令。下面的图5示出了
WREN指令总线配置。
WRDI - 写禁止
该WRDI命令禁止所有写入操作由
清除写使能锁存器。用户可以验证
该写操作通过读取WEL位禁止
状态寄存器,并验证WEL = 0 。身材
图6示出了WRDI命令总线配置。
操作码
0000
0000
0000
0000
0000
0000
0110b
0100b
0101b
0001b
A011b
A010b
CS
0
SCK
1
2
3
4
5
6
7
SI
SO
0
0
0
0
高阻
0
1
1
0
图5.雷恩总线配置
CS
0
SCK
1
2
3
4
5
6
7
SI
SO
0
0
0
0
高阻
0
1
0
0
图6. WRDI总线配置
修订版1.3
2011年2月
第14页5
相关元器件产品Datasheet PDF文档

FM25L04-DG

Memory Circuit, 512X8, CMOS, PDSO8, 3 X 6.40 MM, 0.65 MM PITCH, GREEN, TDFN-8
0 RAMTRON

FM25L04-G

4Kb FRAM Serial 3V Memory
268 icpdf_datashe

FM25L04-GA

Memory Circuit, 512X8, CMOS, PDSO8, GREEN, MS-012AA, SOIC-8
0 RAMTRON

FM25L04-GTR

暂无描述
0 RAMTRON

FM25L04-S

4Kb FRAM Serial 3V Memory
93 icpdf_datashe

FM25L04-STR

暂无描述
0 RAMTRON