LC876764C [SANYO]
CMOS LSI 8 BIT 1 CHIP MICROCOMPUTER; CMOS LSI 8位1单片机
| 型号： | LC876764C |
| 厂家： | 
SANYO SEMICON DEVICE |
| 描述： | CMOS LSI 8 BIT 1 CHIP MICROCOMPUTER |
| 文件： | 总23页 (文件大小：329K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
注文コードNo. N7810
L
C876764C
CMOS LSI
ROM64k/56k/48kバイト,RAM1536バイト内蔵
LC876756C
LC876748C
8ビット1チップマイクロコンピュータ
概要
LC876764C/56C/48Cは、最小バスサイクル100nsで動作するCPU部を中心にして、64k/56k/48kバ
イトROM,1536バイトRAM,蛍光表示管(VFD)自動表示コントローラ・ドライバ,16ビットタイマ/カウ
ンタ(8ビット分割可),16ビットタイマ/カウンタ(8ビット分割可,8ビットPWM可)，プリスケーラ
付き8ビットタイマ×4,時計用ベースタイマ,高速クロックカウンタ,システムクロック分周機能,自
動転送機能付き同期式SIO,非同期/同期式SIO,8ビット14チャネルADコンバータ,小信号検出,21
要因10ベクタ割り込み機能等を1チップに集積した8ビットマイクロコンピュータです。
特長
■ROM
・65536×8ビット
・57344×8ビット
・49152×8ビット
(LC876764C)
(LC876756C)
(LC876748C)
■RAM
・1536×9ビット
(LC876764C/56C/48C)
■最小バスサイクルタイム
・100ns(10MHz)
(注)バスサイクルタイムはROMの読み出し速度を表します。
■最小命令サイクルタイム(tCYC)
・300ns(10MHz)
33004 JO IM ◎久保田B8-6794 No.7810-1/23
Ver.1.04
M0703
LC876764C/56C/48C
■ポート
・ノーマル耐圧入出力ポート
1ビット単位で入出力指定可能
・最大15V耐圧入出力ポート
4ビット単位で入出力指定可能
20（P1n,P70～P73,P8n）
8（P0n）
(ただし、Nチャネルオープンドレイン出力時はビット単位で入力できます)。
1ビット単位で入出力指定可能
・ノーマル耐圧入力専用ポート（発振兼用）
・蛍光表示管(VFD)駆動ポート
デジット用大電流出力
デジット/セグメント用大電流出力
デジット/セグメント用出力
セグメント用出力
8（P3n）
2（XT1,XT2）
9（S0/T0～S8/T8）
7（S9/T9～S15/T15）
8（S16～S23）
28（S24～S51）
兼用機能
入出力ポート
12（PFn,PG0～PG3）
24（PCn,PDn,PEn）
2（CF1,CF2）
入力ポート
・発振専用ポート
・リセット端子
1（RES）
・電源端子
6（V 1～V 2，V 1～V 4）
SS SS DD DD
■VFD自動表示コントローラ
①プログラマブルなセグメント/デジット出力パターン
セグメント/デジット用波形出力の切換えが可能
(デジット用波形出力可能端子数：9～24本)
大電流が必要なVFDに対して並列駆動可能
②16段階ディマー機能内蔵
■小信号検出（マイク信号等）
①一定レベル以上の振幅を持つパルスをカウント
②2ビットのカウンタ
■タイマ
・タイマ0：キャプチャレジスタ付きの16ビットのタイマ/カウンタ
モード0：8ビットプログラマブルプリスケーラ付8ビットタイマ
(8ビットキャプチャレジスタ付)×2チャネル
モード1：8ビットプログラマブルプリスケーラ付8ビットタイマ
(8ビットキャプチャレジスタ付)＋8ビットカウンタ(8ビットキャプチャレジスタ付)
モード2：8ビットプログラマブルプリスケーラ付16ビットタイマ
(16ビットキャプチャレジスタ付)
モード3：16ビットカウンタ(16ビットキャプチャレジスタ付)
・タイマ1：PWM/トグル出力可能な16ビットのタイマ/カウンタ
モード0：8ビットタイマ(トグル出力付)＋8ビットタイマ/カウンタ(トグル出力付)
モード1：8ビットPWM×2チャネル
モード2：16ビットタイマ/カウンタ(トグル出力付)(下位8ビットからもトグル出力可能)
モード3：16ビットタイマ(トグル出力付)(下位8ビットはPWMとして使用可能)
次ページへ続く。
No.7810-2/23
LC876764C/56C/48C
前ページより続く。
・タイマ4：6ビットプリスケーラ付8ビットタイマ
・タイマ5：6ビットプリスケーラ付8ビットタイマ
・タイマ6：6ビットプリスケーラ付8ビットタイマ
・タイマ7：6ビットプリスケーラ付8ビットタイマ
・ベースタイマ
①クロックは、サブクロック(32.768kHz水晶発振),システムクロック,タイマ0のプリスケーラ
出力から選択できる。
②5種類の時間での割り込み発生が可能
■高速クロックカウンタ
①最高20MHzのクロックをカウントできる(メインクロック10MHz使用時)
②リアルタイム出力
■シリアルインタフェース
・SIO0：8ビット同期式シリアルインタフェース
①LSB先頭/MSB先頭切換え可能
②8ビットボーレートジェネレータ内蔵(最大転送クロック周期4/3tCYC)
③連続自動データ通信(1～256ビット)
・SIO1：8ビット非同期/同期式シリアルインタフェース
モード0：同期式8ビットシリアルI (2線式または3線式,転送クロック2～512tCYC)
O
モード1：非同期シリアルI (半二重,データ8ビット,ストップビット1,ボーレイト8～2048tCYC)
O
モード2：バスモード1(スタートビット,データ8ビット,転送クロック2～512tCYC)
モード3：バスモード2(スタート検出,データ8ビット,ストップ検出)
■ADC：8ビット×14チャネル
■リモコン受信回路(P73/INT3/T0IN端子と共用)
①ノイズ除去機能(ノイズ除去フィルタの時定数選択1/32/128tCYC)
■ウォッチドッグタイマ
①RC外付けによるウォッチドッグタイマ
②割り込み,リセットの選択可能
■割り込み：21要因,10ベクタ
①割り込みは低レベル(L),高レベル(H),最高レベル(X)の３レベルの多重割り込み制御。割り込み
処理中に、同一レベルまたは下位のレベルの割り込み要求が入っても、受け付けられません。
②2つ以上のベクタアドレスへの割り込み要求が同時に発生した場合、レベルの高いものが優先
されます。また、同一レベルでは、飛び先ベクタアドレスの小さい方の割り込みが優先されま
す。
次ページへ続く。
No.7810-3/23
LC876764C/56C/48C
前ページより続く。
No.
ベクタ
00003H
0000BH
00013H
0001BH
00023H
0002BH
00033H
0003BH
00043H
0004BH
選択レベル
XまたはL
XまたはL
HまたはL
HまたはL
HまたはL
HまたはL
HまたはL
HまたはL
HまたはL
HまたはL
割り込み要因
1
2
INT0
INT1
3
INT2/T0L/INT4
4
INT3/ベースタイマ/INT5
5
T0H
6
T1L/T1H
7
SIO0
8
SIO1
9
ADC/MIC/T6/T7
10
VFD自動表示コントローラ/ポート０/T4/T5
・優先レベル X＞H＞L ・同一レベルではベクタアドレス小さいもの優先
■サブルーチンスタックレベル：最大768レベル(スタックはRAMの中に設定)
■高速乗除算命令
・16ビット×8ビット
・24ビット×16ビット （実行時間 12tCYC）
・16ビット÷8ビット （実行時間 8tCYC）
（実行時間 5tCYC）
・24ビット÷16ビット （実行時間 12tCYC）
■発振回路
・RC発振回路(内蔵)
・CF発振回路
：システムクロック用
：システムクロック用,Rf内蔵
：低速システムクロック用,Rd,Rf外付け
：システムクロック用
・水晶発振回路
・周波数可変RC発振回路(内蔵)
■システムクロック分周機能
・低消費電流動作可能
最小命令サイクルタイムで300ns,600ns,1.2µs,2.4µs,4.8µs,9.6µs,19.2µs,38.4µs,76.8µsの
選択可能(メインクロック10MHz使用時）
■スタンバイ機能
・HALTモード：命令実行停止,周辺回路動作継続
(VFD表示機能およびシリアル転送の一部機能は停止します)
①発振の停止は自動的には行いません。
②システムリセットまたは割り込みの発生により解除。
・HOLDモード：命令実行停止,周辺回路動作停止
①CF発振,RC発振,水晶発振のいずれも自動的に停止します。
②HOLDモードを解除するには、次の3つの方法があります。
1)リセット端子に｢L｣レベルを入力する。
2)INT0,INT1,INT2,INT4,INT5の少なくとも1つの端子に指定されたレベルを入力する。
3)ポート0で割り込み要因が成立する。
次ページへ続く。
No.7810-4/23
LC876764C/56C/48C
前ページより続く。
・X’tal HOLDモード：命令実行停止,ベースタイマ以外の周辺回路動作停止
①CF発振,RC発振は、自動的に停止します。
②水晶発振は、突入時の状態を維持します。
③X’tal HOLDモードを解除するには、次の4つの方法があります。
1)リセット端子に｢L｣レベルを入力する。
2)INT0,INT1,INT2,INT4,INT5の少なくとも1つの端子に指定されたレベルを入力する。
3)ポート0で割り込み要因が成立する。
4)ベースタイマ回路で割り込み要因が成立する。
■出荷形態
・QIP100E
■開発ツール
・エバチップ
：LC876093
・エミュレータ
：EVA62S＋ECB876600＋SUB876700＋POD100QFP
：ICE-B877300＋SUB876700＋POD100QFP
・フラッシュROM版 ：LC87F67C8A
外形図
unit:mm
3151A
No.7810-5/23
LC876764C/56C/48C
ピン配置図
S48/PG0
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
S19/PC3
S18/PC2
S17/PC1
S16/PC0
S49/PG1
S50/PG2
S51/PG3
P00
V
3
DD
P01
S15/T15
S14/T14
S13/T13
S12/T12
S11/T11
S10/T10
S9/T9
P02
P03
V
2
2
SS
V
DD
LC876764C/56C/48C
P04
P05
P06
P07
S8/T8
S7/T7
P10/SO0
P11/SI0/SB0
P12/SCK0
P13/SO1
S6/T6
S5/T5
S4/T4
S3/T3
P14/SI1/SB1
P15/SCK1
S2/T2
S1/T1
Top view
SANYO:QIP100E
No.7810-6/23
LC876764C/56C/48C
システムブロック図
割り込み制御
IR
PLA
スタンバイ制御
ROM
CF
RC
MRC
X’tal
PC
バスインタフェース
ACC
SIO0
ポート0
B レジスタ
C レジスタ
SIO1
ポート1
ポート3
タイマ0
（高速クロックカウンタ）
ALU
タイマ1
ポート7
ベースタイマ
ポート8
PSW
RAR
VFD表示
ADC
コントローラ
INT0～5
ノイズ除去フィルタ
小信号検出
RAM
タイマ4
タイマ5
タイマ6
スタックポインタ
ウォッチドッグ
タイマ
タイマ7
No.7810-7/23
LC876764C/56C/48C
端子機能表
端子名
入出力
－
機能説明
オプション
なし
V 1,V 2
SS SS
電源の－端子
V 1,V 2
DD DD
電源の＋端子
－
なし
V 3,V 4
DD
DD
テスト用端子
ユーザ使用時はV にショートして下さい。（注１）
SS
FIX0
PORT0
－
なし
あり
入出力
･8ビットの入出力ポート
･4ビット単位の入出力指定可能
･4ビット単位のプルアップ抵抗ON/OFF可能
･HOLD解除入力
P00～P07
･ポート０割り込み入力
･Nチャネルオープンドレイン出力時は15V耐圧
･8ビットの入出力ポート
PORT1
入出力
あり
･1ビット単位の入出力指定可能
･1ビット単位のプルアップ抵抗ON/OFF可能
･兼用機能
P10～P17
P10：SIO0データ出力
P11：SIO0データ入力/バス入出力
P12：SIO0クロック入出力
P13：SIO1データ出力
P14：SIO1データ入力/バス入出力
P15：SIO1クロック入出力
P16：タイマ１PWML出力
P17：タイマ１PWMH出力/ブザー出力
･８ビットの入出力ポート
PORT3
入出力
あり
･１ビット単位の入出力指定可能
･１ビット単位のプルアップ抵抗ON/OFF可能
･Nチャネルオープンドレイン出力時は15V耐圧
･兼用機能
P30～P37
P30～P33:INT4入力/HOLD解除入力/タイマ1イベント入力
/タイマ0Lキャプチャ入力/タイマ0Hキャプチャ入力
P34～P37:INT5入力/HOLD解除入力/タイマ1イベント入力
/タイマ0Lキャプチャ入力/タイマ0Hキャプチャ入力
･インタラプト受付形式
立
ち
上
が
り
立
ち
下
が
り
立
ち＆ち
上
が
り
立
Ｈ
レ
ベ
ル
Ｌ
レ
ベ
ル
下
が
り
INT4
INT5
○
○
○
×
×
○
○
○
×
×
PORT7
入出力
･4ビットの入出力ポート
･1ビット単位の入出力指定可能
なし
P70～P73
･1ビット単位のプルアップ抵抗ON/OFF可能
･兼用機能
P70：INT0入力/HOLD解除入力/タイマ0Lキャプチャ入力
/ウォッチドッグタイマ用出力
P71：INT1入力/HOLD解除入力/タイマ0Hキャプチャ入力
P72：INT2入力/HOLD解除入力/タイマ0イベント入力
/タイマ0Lキャプチャ入力/高速クロックカウンタ入力
P73：INT3入力(ノイズフィルタ付入力)
/タイマ０イベント入力/タイマ0Hキャプチャ入力
AD変換入力ポート：AN8(P70)，AN9(P71)，AN12(P72)，AN13(P73)
･インタラプト受付形式
立
ち
上
が
り
立
ち
下
が
り
立
ち
上＆下
が
り
立
ち
Ｈ
レ
ベ
ル
Ｌ
レ
ベ
ル
が
り
INT0
INT1
INT2
INT3
○
○
○
○
○
×
○
○
○
○
○
×
○
○
○
×
×
○
×
×
次ページへ続く。
No.7810-8/23
LC876764C/56C/48C
前ページより続く｡
端子名
PORT8
入出力
入出力
機能説明
オプション
･8ビットの入出力ポート
なし
なし
･1ビット単位の入出力指定可能
･兼用機能
P80～P87
AD変換入力ポート：AN0～AN7
小信号検出入力ポート：MICIN(P87)
･蛍光表示管(VFD)表示コントローラ
デジット用大電流出力
S0/T0～S8/T8
出力
(セグメント出力として使用可)
･蛍光表示管(VFD)表示コントローラ
セグメント/デジット用大電流出力
･蛍光表示管(VFD)表示コントローラ
セグメント/デジット用出力
･兼用機能
S9/T9～
S15/T15
S16～S23
出力
なし
なし
入出力
高耐圧入力ポート：PC0～PC7
･蛍光表示管(VFD)表示コントローラ
セグメント用出力
S24～S31
S32～S39
S40～S47
S48～S51
入出力
入出力
入出力
入出力
なし
なし
なし
なし
･兼用機能
高耐圧入力ポート：PD0～PD7
･蛍光表示管(VFD)表示コントローラ
セグメント用出力
･兼用機能
高耐圧入力ポート：PE0～PE7
･蛍光表示管(VFD)表示コントローラ
セグメント用出力
･兼用機能
高耐圧入出力ポート：PF0～PF7
･蛍光表示管(VFD)表示コントローラ
セグメント用出力
･兼用機能
高耐圧入出力ポート：PG0～PG3
リセット端子
入力
入力
なし
なし
RES
XT1
･32.768kHz水晶発振子用入力端子
･兼用機能
汎用入力ポート
使用しない場合はV 1に接続してください。
DD
AD変換入力ポート：AN10
XT2
入出力
･32.768kHz水晶発振子用出力端子
･兼用機能
なし
汎用入力ポート
使用しない場合は、発振仕様にしてオープンにしてください。
AD変換入力ポート：AN11
CF1
CF2
入力
出力
セラミック発振子用入力端子
セラミック発振子用出力端子
なし
なし
注1：LC876700シリーズは、LC876500､LC876600シリーズ用の基板にそのまま実装可能です。
その際、FIX0端子には蛍光表示管負電源電圧（マイナス電圧）がかかりますが問題ありませ
ん。
No.7810-9/23
LC876764C/56C/48C
ポート出力形態
ポートの出力形態とプルアップ/プルダウン抵抗の有無を以下に示します。
尚、入出力ポートでのデータの読み込みは、ポートが出力モード時でも可能です。
オプション
切換え単位
オプション
種類
プルダウン
抵抗
ポート名
P00～P07
出力形式
プルアップ抵抗
1
2
CMOS
15V耐圧Nch-オープンドレイン
CMOS
プログラマブル(注1)
なし
－
1ビット
単位
－
－
－
－
－
－
－
－
1
プログラマブル
プログラマブル
プログラマブル
なし
1ビット
単位
P10～P17
P30～P37
2
Nch-オープンドレイン
CMOS
1
1ビット
単位
2
15V耐圧Nch-オープンドレイン
Nch-オープンドレイン
CMOS
P70
－
－
－
なし
なし
なし
プログラマブル
プログラマブル
なし
P71～P73
P80～P87
S0/T0～S15/T15
S16～S51
Nch-オープンドレイン
－
なし
高耐圧Pch-オープンドレイン
－
なし
XT1
－
－
なし
なし
入力専用
なし
なし
－
－
XT2
32.768kHz水晶発振子用出力
注1：ポート0のプログラマブルプルアップ抵抗は、4ビット単位(P00～03,P04～07)の制御になり
ます。
*1 V 1端子に入るノイズを小さくし、バックアップ時間を長くするために、次のように接続
DD
してください。
V 1端子とV 2端子は必ず電気的にショートしてください。
SS SS
LSI
V
1
DD
電源
バックアップ用 *2
V
V
V
2
3
4
DD
DD
DD
VFD 用
電源
V
1
V
2
SS
SS
*2 内部メモリの保持電源はV 1ですが、V 2をバックアップしない場合、HOLDバックアップ時
DD DD
のポートの｢H｣レベル出力は不定となり、入力バッファに貫通電流が流れてバックアップ時間が
短くなります。
HOLDバックアップ時はポートの状態が｢L｣レベルになるように設定してください。
No.7810-10/23
LC876764C/56C/48C
絶対最大定格/Ta=25℃,V 1=V 2=0V
SS SS
規格
項目
記号
max
適用端子・備考
条件
V [V]
DD
min
typ
max
＋7.0
unit
V
V ,V 2,V 3,V 4
V 1=V 2=V 3=V 4
DD DD DD DD
最大電源電圧
入力電圧
DD
DD DD
･XT1,XT2
･CF1
DD
DD
－0.3
～
V (1)
I
V ＋0.3
DD
－0.3
～
RES
･
V (2)
I
V －45
DD
V ＋0.3
DD
FIX0
～
～
V (1)
O
V －45
DD
V ＋0.3
DD
出力電圧
S0/T0～S15/T15
･CMOS出力の
ポート0,3
･ポート1
V (1)
IO
入出力電圧
V
V ＋0.3
DD
－0.3
－0.3
～
･ポート7
･ポート8
V (2)
IO
オープンドレイン
出力のポート0,3
S16～S51
～
～
15
V (3)
IO
V －45
DD
V ＋0.3
DD
ピーク出力 IOPH(1)
電流
ポート0,1,3
･CMOS出力
－10
･適用１端子当り
適用１端子当り
適用１端子当り
適用１端子当り
適用全端子合計
適用全端子合計
適用全端子合計
適用全端子合計
適用全端子合計
適用全端子合計
適用全端子合計
適用1端子当り
適用1端子当り
適用全端子合計
適用全端子合計
IOPH(2)
ポート71,72,73
S0/T0～S15/T15
S16～S51
－3
－30
－15
－30
－30
－5
高
レ
ベ
ル
出
力
電
流
IOPH(3)
IOPH(4)
合計出力
電流
ΣIOAH(1)
ΣIOAH(2)
ΣIOAH(3)
ΣIOAH(4)
ΣIOAH(5)
ΣIOAH(6)
ΣIOAH(7)
ポート0
ポート1,3
ポート71,72,73
S0/T0～S15/T15
S16～S27
－65
－60
－60
－60
mA
S28～S39
S40～S51
ピーク出力 IOPL(1)
ポート0,1,3
ポート7,8
20
5
低
レ
ベ
ル
出
力
電
流
電流
IOPL(2)
合計出力
電流
ΣIOAL(1)
ΣIOAL(2)
ポート00,01,02,03
･ポート04,05,06,07
･ポート1,3
･ポート7
50
50
20
ΣIOAL(3)
適用全端子合計
Ta=－30～＋70℃
･ポート8
許容消費電力
動作周囲温度
保存周囲温度
Pd max
Topr
QIP100E
502
＋70
mW
℃
－30
－55
～
～
Tstg
＋125
No.7810-11/23
LC876764C/56C/48C
許容動作範囲/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
動作電源
電圧
V (1)
DD
V 1=V 2
DD DD
=V 3=V 4
DD DD
V 1
DD
0.294µs≦tCYC≦200µs
4.5
2.0
6.0
6.0
メモリ保持
電源電圧
高レベル
入力電圧
VHD
･HOLDモード時
･RAM,レジスタ保持
出力ディセーブル
V (1)
IH
･CMOS出力の
ポート0,3
･ポート8
0.3V
DD
＋0.7
4.5～6.0
4.5～6.0
V
DD
V (2)
IH
オープンドレイン 出力ディセーブル
出力のポート0,3
0.3V
DD
＋0.7
13.5
V (3)
IH
･ポート1
出力ディセーブル
･ポート71,72,73
･ポート70
ポート入力/
割り込み側
S16～S51
0.3V
DD
＋0.7
4.5～6.0
V
DD
V (4)
IH
出力Pch Tr.オフ
出力ディセーブル
出力ディセーブル
0.33V
DD
＋1.0
4.5～6.0
4.5～6.0
V
V
DD
DD
V (5)
IH
ポート87
0.75V
DD
DD
小信号入力側
ポート70
V (6)
IH
ウォッチドッグ
タイマ側
4.5～6.0
0.9V
V
DD
V
V (7)
IH
･XT1,XT2
･CF1
4.5～6.0
4.5～6.0
0.75V
V
V
DD
SS
DD
DD
･RES
低レベル
入力電圧
V (1)
IL
･ポート0,3
･ポート8
出力ディセーブル
出力ディセーブル
0.15V
＋0.4
V (2)
IL
･ポート1
･ポート71,72,73
･ポート70
ポート入力/
割り込み側
S16～S51
0.1V
DD
＋0.4
4.5～6.0
V
SS
V (3)
IL
出力Pch Tr.オフ
出力ディセーブル
4.5～6.0
4.5～6.0
-35
0.2V
DD
DD
V (4)
IL
ポート87
V
0.25V
SS
SS
小信号入力側
ポート70
V (5)
IL
出力ディセーブル
0.8V
DD
ウォッチドッグ
タイマ側
4.5～6.0
V
－1.0
V (6)
IL
･XT1,XT2
･CF1
4.5～6.0
4.5～6.0
V
0.25V
DD
SS
･
RES
命令サイクル tCYC
タイム
0.294
0.1
200 µs
外部システム FEXCF(1) CF1
･CF2端子オープン
･システムクロック分周1/1
･外部システムクロックの
DUTY50±5%
クロック
周波数
4.5～6.0
10
MHz
･CF2端子オープン
･システムクロック分周1/2
10MHzセラミック発振時
図1参照
4.5～6.0
4.5～6.0
4.5～6.0
0.2
20
発振周波数
範囲(注1)
FmCF(1)
FmCF(2)
CF1,CF2
CF1,CF2
10
4
4MHzセラミック発振時
図1参照
MHz
2.0
FmRC
内蔵RC発振
4.5～6.0
4.5～6.0
0.3
1.0
50
FmMRC
FsX’tal
周波数可変RC発振源発振
32.768kHz水晶発振時
図2参照
XT1,XT2
4.5～6.0
32.768
kHz
注1：発振定数は表1,表2参照のこと。
No.7810-12/23
LC876764C/56C/48C
電気的特性/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
I (1)
IH
オープンドレイン
出力のポート0,3
高レベル
･出力ディセーブル
･V =13.5V
IN
入力電流
4.5～6.0
4.5～6.0
5
1
(出力Tr.のオフリーク
電流を含む)
I (2)
IH
ポート0,1,3,7,8
･出力ディセーブル
･プルアップ抵抗オフ
･V =V
IN DD
(出力Tr.のオフリーク
電流を含む)
I (3)
IH
S16～S51
･入力ポート仕様時
4.5～6.0
4.5～6.0
4.5～6.0
4.5～6.0
4.5～6.0
60
1
･V =V
IN DD
(ポートC,D,E,F,G)
RES
I (4)
IH
V =V
IN DD
I (5)
IH
XT1,XT2
･入力ポート仕様時
1
･V =V
IN DD
µA
I (6)
IH
V =V
IN DD
CF1
15
15
I (7)
IH
V =VBIS＋0.5V
IN
P87/AN7/MICIN
小信号入力側
ポート0,1,3,7,8
4.2
－1
8.5
(VBISはバイアス電圧)
･出力ディセーブル
I (1)
IL
低レベル
入力電流
･プルアップ抵抗オフ
･V =V
IN SS
4.5～6.0
(出力 Tr.のオフリーク電
流を含む)
I (2)
IL
V =V
IN SS
RES
4.5～6.0
4.5～6.0
4.5～6.0
4.5～6.0
－1
－1
I (3)
IL
XT1,XT2
･入力ポート仕様時
･V =V
IN SS
I (4)
IL
V =V
IN SS
CF1
－15
－15
I (5)
IL
V =VBIS－0.5V
IN
P87/AN7/MICIN
小信号入力側
CMOS出力の
ポート0,1,3
ポート71,72,73
S0/T0～S15/T15
－8.5 －4.2
(VBISはバイアス電圧)
V (1)
OH
I =－1.0mA
OH
V －1
DD
高レベル
出力電圧
4.5～6.0
4.5～6.0
4.5～6.0
4.5～6.0
V (2)
OH
I =－0.1mA
OH
V －0.5
DD
V (3)
OH
I =－0.4mA
OH
V －1
DD
V (4)
OH
I =－20mA
OH
V －1.8
DD
V (5)
OH
･I =－1.0mA
OH
V －1
DD
･全端子の1本当りの
4.5～6.0
4.5～6.0
4.5～6.0
I は1mA以下の時
OH
V
V (6)
OH
I =－5.0mA
OH
V －1.8
DD
S16～S51
V (7)
OH
･I =－1.0mA
OH
V －1
DD
･全端子の1本当りの
I は1mA以下の時
OH
V (1)
OL
I =10mA
OL
低レベル
出力電圧
ポート0,1,3
ポート7,8
4.5～6.0
4.5～6.0
4.5～6.0
1.5
0.4
0.4
V (2)
OL
I =1.6mA
OL
V (3)
OL
I =1mA
OL
次ページへ続く。
No.7810-13/23
LC876764C/56C/48C
前ページより続く｡
規格
typ
項目
記号
Rpu
適用端子・備考
ポート0,1,3,7
条件
DD
V [V]
DD
min
max
70
unit
V =0.9V
OH
プルアップ
MOS Tr.抵抗
出力オフリーク
電流
4.5～6.0
4.5～6.0
4.5～6.0
15
-1
40
kΩ
IOFF(1) ･S0/T0～S15/T15
･S16～S51
･出力Pch Tr.オフ
･V =V
OUT SS
･出力Pch Tr.オフ
･V =V －40V
µA
kΩ
V
IOFF(2)
-30
OUT DD
高耐圧入力端子
の｢L｣レベル
Rinpd
S16～S51
出力Pch Tr.オフ
4.5～6.0
200
ホールドTr.
ヒステリシス
電圧
VHIS(1)
VHIS(2)
CP
･ポート1,7
0.1V
4.5～6.0
4.5～6.0
DD
DD
･
RES
ポート87の
小信号入力側
全端子
0.1V
端子容量
入力感度
･f=1MHz
･被測定端子以外は、
4.5～6.0
4.5～6.0
10
pF
V =V
IN SS
･Ta=25℃
Vsen
ポート87の
小信号入力側
0.12V
DD
Vp-p
No.7810-14/23
LC876764C/56C/48C
シリアル入出力特性/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
周期
記号
適用端子・備考
条件
V [V]
DD
min
4/3
max
unit
tSCK(1)
SCK0(P12)
図6参照
低レベル tSCKL(1)
2/3
2/3
2/3
5
パルス幅
tSCKLA(1)
4.5～6.0
4.5～6.0
4.5～6.0
4.5～6.0
入
高レベル tSCKH(1)
力
ク
ロ
ッ
周期
ク
パルス幅
tSCKHA(1)
tSCK(2)
tCYC
SCK1(P15)
図6参照
2
低レベル tSCKL(2)
パルス幅
1
シ
リ
ア
ル
ク
ロ
ッ
ク
高レベル tSCKH(2)
パルス幅
1
周期
tSCK(3)
SCK0(P12)
･CMOS出力選択時
･図6参照
4/3
低レベル tSCKL(3)
1/2
3/4
1/2
2
パルス幅
tSCKLA(2)
tSCK
出
高レベル tSCKH(3)
力
ク
ロ
ッ
パルス幅
tSCKHA(2)
tSCK(4)
周期
ク
SCK1(P15)
･CMOS出力選択時
･図6参照
2
tCYC
tSCK
低レベル tSCKL(4)
パルス幅
1/2
1/2
高レベル tSCKH(4)
パルス幅
シ
リ
データセット tsDI
SI0(P11),SI1(P14), ･SI0CLKの立ち上がり
4.5～6.0
4.5～6.0
0.03
0.03
ア
アップ時間
SB0(P11),SB1(P14)
に対して規定する。
･図6参照
ル
入
データ
thDI
力
ホールド時間
出力遅延時間 tdDO
SO0(P10),SO1(P13) ･SI0CLKの立ち下がり
µs
シ
SB0(P11),SB1(P14)
に対して規定する。
･オープンドレイン出
力時は、出力変化開
始までの時間として
規定する。
リ
ア
ル
出
力
1/3tCYC
＋0.05
4.5～6.0
･図6参照
No.7810-15/23
LC876764C/56C/48C
パルス入力条件/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
tCYC
µs
高・低レベル
パルス幅
tPIH(1)
tPIL(1)
INT0(P70),
･割り込み要因フラグ
をセットできる。
･タイマ0,1への
イベント入力ができ
る。
INT1(P71),
INT2(P72),
4.5～6.0
1
INT4(P30～P33),
INT5(P34～P37)
tPIH(2)
tPIL(2)
ノイズ除去フィルタ ･割り込み要因フラグ
の時定数が1/1の
場合のINT3(P73)
をセットできる。
･タイマ0へのイベント
入力ができる。
4.5～6.0
4.5～6.0
2
tPIH(3)
tPIL(3)
ノイズ除去フィルタ ･割り込み要因フラグ
の時定数が1/32の
場合のINT3(P73)
をセットできる。
･タイマ0へのイベント
入力ができる。
64
tPIH(4)
tPIL(4)
ノイズ除去フィルタ ･割り込み要因フラグ
の時定数が1/128の をセットできる。
4.5～6.0
4.5～6.0
256
1
場合のINT3(P73)
MICIN(P87)
NKIN(P72)
RES
･タイマ0へのイベント
入力ができる。
tPIH(5)
tPIL(5)
tPIH(6)
tPIL(6)
tPIL(7)
小信号検出カウンタを
カウントできる。
高速クロックカウンタ
をカウントできる。
リセットできる。
4.5～6.0
4.5～6.0
1/12
200
AD変換特性/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
bit
分解能
N
AN0(P80)～AN7(P87)
AN8(P70),AN9(P71)
AN10(XT1),AN11(XT2)
AN12(P72),AN13(P73),
4.5～6.0
4.5～6.0
8
絶対精度
変換時間
ET
(注2)
±1.5 LSB
tCAD
AD変換時間=32×
tCYC(ADCR2=0の時)
(注3)
15.62
(tCYC=
0.488µs)
97.92
(tCYC=
3.06µs)
µs
4.5～6.0
AD変換時間=64×
tCYC(ADCR2=1の時)
(注3)
18.82
(tCYC=
0.294µs)
97.92
(tCYC=
1.53µs)
4.5～6.0
4.5～6.0
アナログ入力
電圧範囲
VAIN
V
V
V
SS
DD
1
アナログポート
入力電流
IAINH
IAINL
VAIN=V
DD
4.5～6.0
4.5～6.0
µA
VAIN=V
SS
－1
注2：絶対精度は量子化誤差(±1/2 LSB)を除く。
注3：変換時間は、変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル
変換値がレジスタに設定されるまでの時間をいう。
No.7810-16/23
LC876764C/56C/48C
消費電流特性/Ta=－30～＋70℃,V 1=V 2=0V
SS SS
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
通常動作時
IDDOP(1)
V 1=V 2=V 3 ･FmCF=10MHz
DD DD DD
消費電流(注4)
=V 4
DD
セラミック発振時
･FsX’tal=32.768kHz
水晶発振時
･システムクロックは
10MHz側
4.5～6.0
4.5～6.0
4.5～6.0
9
10
4
30
31
17
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/1分周時
IDDOP(2)
･CF1=20MHz 外部クロック
･FsX’tal=32.768kHz
水晶発振時
･システムクロックは
CF1側
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/2分周時
IDDOP(3)
･FmCF=4MHz
セラミック発振時
･FsX’tal=32.768kHz
水晶発振時
mA
･システムクロックは
4MHz側
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/1分周時
IDDOP(4)
IDDOP(5)
IDDOP(6)
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
･周波数可変RC発振は停止 4.5～6.0
･システムクロックは内蔵
RC発振
1
10
･1/2分周時
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
･内蔵RC発振は停止
･システムクロックは周波
数可変RC発振で1MHz設定
･1/2分周時
4.5～6.0
2
12
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
･システムクロックは
32.768kHz側
4.5～6.0
40
140 µA
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/2分周時
次ページへ続く。
No.7810-17/23
LC876764C/56C/48C
前ページより続く｡
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
HALTモード
IDDHALT(1)
V 1=V 2=V 3 ･HALTモード
DD DD DD
消費電流(注4)
=V 4
DD
･FmCF=10MHz
セラミック発振時
･FsX’tal=32.768kHz
水晶発振時
4.5～6.0
4
12
･システムクロックは
10MHz側
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/1分周時
IDDHALT(2)
･HALTモード
･CF1=20MHz外部クロック
･FsX’tal=32.768kHz
水晶発振時
mA
･システムクロックは
CF1側
4.5～6.0
4.8
13
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/2分周時
IDDHALT(3)
･HALTモード
･FmCF=4MHz
セラミック発振時
･FsX’tal=32.768kHz
水晶発振時
4.5～6.0
1.8
6
･システムクロックは4MHz側
･内蔵RC発振は停止
･周波数可変RC発振は停止
･1/1分周時
IDDHALT(4)
･HALTモード
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
4.5～6.0
500
1600
･システムクロックは内蔵
RC発振
･周波数可変RC発振は停止
･1/2分周時
µA
IDDHALT(5)
･HALTモード
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
4.5～6.0
1500
3600
･内蔵RC発振は停止
･システムクロックは
周波数可変RC 発振で
1MHz設定
･1/2分周時
次ページへ続く。
No.7810-18/23
LC876764C/56C/48C
前ページより続く｡
規格
typ
項目
記号
適用端子・備考
条件
V [V]
DD
min
max
unit
IDDHALT(6)
･HALTモード
HALTモード
V 1=V 2=V 3
DD DD DD
=V 4
DD
･FmCF=0Hz(発振停止)
･FsX’tal=32.768kHz
水晶発振時
消費電流(注4)
4.5～6.0
25
100
･システムクロックは
32.768kHz側
･内蔵RC発振は停止
･周波数可変RC 発振は停止
･1/2分周時
･HOLDモード
µA
HOLDモード消費電 IDDHOLD(1) V 1
DD
流
･CF1=V またはオープン
DD
4.5～6.0
4.5～6.0
0.05
25
90
(外部クロック時)
･時計HOLDモード
時計HOLDモード消 IDDHOLD(2) V 1
DD
費電流
･CF1=V またはオープン
DD
(外部クロック時)
･FsX’tal=32.768kHz
水晶発振時
20
注4：消費電流は出力Tr.および内蔵プルアップ抵抗に流れる電流を含まない。
No.7810-19/23
LC876764C/56C/48C
メイン・システム・クロック発振回路特性例
メイン・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振
子メーカによって安定に発振することを確認された回路定数と、この回路定数を外付けしたときの
特性例です。
表1 セラミック発振子を使用したメイン・システム・クロック発振回路特性例
回路定数
C2
動作電圧 発振安定時間
公称周波数 メーカ名
発振子名
範囲
備考
C1
Rd1
typ
max
［V］
［pF］［pF］［Ω］
［ｍs］［ｍs］
CSTLS10M0G53-B0
CSTCE10M0G52-R0
CSTLS4M00G53-B0
CSTCR4M00G53-R0
(15) (15) 150 4.5～6.0
(10) (10) 100 4.5～6.0
(15) (15) 470 4.5～6.0
(15) (15) 330 4.5～6.0
0.05
0.05
0.05
0.07
0.25
0.25
0.25
0.30
C1,C2内蔵品
C1,C2内蔵品
C1,C2内蔵品
C1,C2内蔵品
10MHz
4MHz
村田製作所
村田製作所
発振安定時間は、V が動作電圧下限を上回ってから、発振が安定するまでに必要な時間です。
DD
(図4参照)
サブ・システム・クロック発振回路特性例
サブ・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メー
カによって安定に発振することを確認された回路定数と、この回路定数を外付けしたときの特性例で
す。
表2 水晶発振子を使用したサブ・システム・クロック発振回路特性例
回路定数
C4 Rf
［pF］［pF］［Ω］［Ω］
動作電圧 発振安定時間
公称周波数
メーカ名
発振子名
範囲
typ[S] max[S]
［V］
備考
C3
Rd2
適用CL値
12.5pF
32.768kHz セイコーエプソン
MC-306
15
15
10M 510k 4.5~6.0
1.0
3.0
発振安定時間は、サブクロック発振回路を開始させる命令を実行後、発振が安定するまでに必要な
時間と、HOLDモードを解除後、発振が安定するまでに必要な時間です。(図4参照)
(注意)・回路パターンの影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさ
ないように近くに配置すること。
CF1
CF2
XT1
XT2
Rd1
C2
Rf
Rd2
CF
C1
C3
C4
X’tal
図1 CF発振回路
図2 XT発振回路
0.5V
DD
図3 ACタイミング測定点
No.7810-20/23
LC876764C/56C/48C
V
DD
電源
動作V 下限
DD
0V
リセット時間
RES
内蔵RC発振
tmsCF
CF1,CF2
tmsXtal
XT1,XT2
動作モード
不定
リセット
命令実行
リセット時間と発振安定時間
HOLD解除信号 HOLD解除信号なし
HOLD解除信号VALID
内蔵RC発振
tmsCF
CF1,CF2
XT1,XT2
tmsXtal
動作モード
HOLD
HALT
HOLD解除信号と発振安定時間
図4 発振安定時間
No.7810-21/23
LC876764C/56C/48C
V
DD
R
C
RES
(注意)電源が動作電源電圧の下限を上回ったあとに
200µsまでは必ずリセットがかかるように
RES
C ,R の値を決めること。
RES RES
RES
図5 リセット回路
SIOCLK
DATAIN
DI0
DI1
DI2
DI3
DI4
DI5
DI6
DI7
DI8
DATAOUT
DO0
DO1
DO2
DO3
DO4
DO5
DO6
DO7
DO8
データRAM 転送期間
(SIO0 のみ)
tSCK
tSCKL
tSCKH
SIOCLK
DATAIN
tsDI
thDI
tdDO
DATAOUT
データRAM 転送期間
(SIO0 のみ)
tSCKLA
tSCKHA
SIOCLK
DATAIN
tsDI
thDI
tdDO
DATAOUT
図6 シリアル入出力波形
No.7810-22/23
LC876764C/56C/48C
tPIL
tPIH
図7 パルス入力タイミング波形
No.7810-23/23
PS
相关型号：
LC877424A
8 Bit Single Chip Microcontroller Incorporating 48K/40K/32K/24K Byte ROM and 1536 byte RAM on Chip
SANYO
LC877432A
8 Bit Single Chip Microcontroller Incorporating 48K/40K/32K/24K Byte ROM and 1536 byte RAM on Chip
SANYO
LC877440A
8 Bit Single Chip Microcontroller Incorporating 48K/40K/32K/24K Byte ROM and 1536 byte RAM on Chip
SANYO
©2020 ICPDF网 联系我们和版权申明